

**8 位 MCU
HR7P195**

数 据 手 册

- 产品简介
- 数据手册
- 产品规格

上海东软载波微电子有限公司

2014 年 08 月 07 日

东软载波 MCU 芯片使用注意事项

关于芯片的上/下电

东软载波 MCU 芯片具有独立电源管脚。当 MCU 芯片应用在多电源供电系统时，应先对 MCU 芯片上电，再对系统其他部件上电；反之，下电时，先对系统其他部件下电，再对 MCU 芯片下电。若操作顺序相反则可能导致芯片内部元件过压或过流，从而导致芯片故障或元件退化。具体可参照芯片的数据手册说明。

关于芯片的复位

东软载波 MCU 芯片具有内部上电复位。对于不同的快速上/下电或慢速上/下电系统，内部上电复位电路可能失效，建议用户使用外部复位、下电复位、看门狗复位等，确保复位电路正常工作。在系统设计时，若使用外部复位电路，建议采用三极管复位电路、RC 复位电路。若不使用外部复位电路，建议采用复位管脚接电阻到电源，或采取必要的电源抖动处理电路或其他保护电路。具体可参照芯片的数据手册说明。

关于芯片的时钟

东软载波 MCU 芯片具有内部和外部时钟源。内部时钟源会随着温度、电压变化而偏移，可能会影响时钟源精度；外部时钟源采用陶瓷、晶体振荡器电路时，建议使能起振延时；使用 RC 振荡电路时，需考虑电容、电阻匹配；采用外部有源晶振或时钟输入时，需考虑输入高/低电平电压。具体可参照芯片的数据手册说明。

关于芯片的初始化

东软载波 MCU 芯片具有各种内部和外部复位。对于不同的应用系统，有必要对芯片寄存器、内存、功能模块等进行初始化，尤其是 I/O 管脚复用功能进行初始化，避免由于芯片上电以后，I/O 管脚状态的不确定情况发生。

关于芯片的管脚

东软载波 MCU 芯片具有宽范围的输入管脚电平，建议用户输入高电平应在 V_{IHMIN} 之上，低电平应在 V_{ILMAX} 之下。避免输入电压介于 V_{IHMIN} 和 V_{ILMAX} 之间，以免波动噪声进入芯片。对于未使用的输入/输出管脚，建议用户设为输入状态，并通过电阻上拉至电源或下拉至地，或设置为输出管脚，输出固定电平并浮空。对未使用的管脚处理因应用系统而异，具体遵循应用系统的相关规定和说明。

关于芯片的 ESD 防护措施

东软载波 MCU 芯片具有满足工业级 ESD 标准保护电路。建议用户根据芯片存储/应用的环境采取适当静电防护措施。应注意应用环境的湿度；建议避免使用容易产生静电的绝缘体；存放和运输应在抗静电容器、抗静电屏蔽袋或导电材料容器中；包括工作台在内的所有测试和测量工具必须保证接地；操作者应该佩戴静电消除手腕环手套，不能用手直接接触芯片等。

关于芯片的 EFT 防护措施

东软载波 MCU 芯片具有满足工业级 EFT 标准的保护电路。当 MCU 芯片应用在 PCB 系统时，需要遵守 PCB 相关设计要求，包括电源、地走线（包括数字/模拟电源分离，单/多点接地等）、复位管脚保护电路、电源和地之间的去耦电容、高低频电路单独分别处理以及单/多层板选择等。


关于芯片的开发环境

东软载波 MCU 芯片具有完整的软/硬件开发环境，并受知识产权保护。选择上海东软载波微电子有限公司或其指定的第三方公司的汇编器、编译器、编程器、硬件仿真器开发环境，必须遵循与芯片相关的规定和说明。

注：在产品开发时，如遇到不清楚的地方，请通过销售或其它方式与上海东软载波微电子有限公司联系。

产品订购信息

型号	程序存储器	数据存储器	封装
HR7P195FGV	FLASH: 8K Words	SRAM: 512 Bytes	SDIP32
HR7P195FGD2			SKDIP28
HR7P195FGD1			DIP20
HR7P195FGS3			SOP32
HR7P195FGS			SOP28
HR7P195FGS2			SOP20
HR7P195FGR			SSOP20
HR7P195FGR2			SSOP28
HR7P195F8V	FLASH: 4K Words	SRAM: 512 Bytes	SDIP32
HR7P195F8D2			SKDIP28
HR7P195F8D1			DIP20
HR7P195F8S3			SOP32
HR7P195F8S			SOP28
HR7P195F8S2			SOP20
HR7P195F8R			SSOP20



地 址: 中国上海市龙漕路 299 号天华信息科技园 2A 楼 5 层

邮 编: 200235

E-mail: support@essemi.com

电 话: +86-21-60910333

传 真: +86-21-60914991

网 址: <http://www.essemi.com>

版权所有©

上海东软载波微电子有限公司

本资料内容为上海东软载波微电子有限公司在现有数据资料基础上慎重且力求准确无误编制而成，本资料中所记载的实例以正确的使用方法和标准操作为前提，使用方在应用该等实例时请充分考虑外部诸条件，上海东软载波微电子有限公司不担保或确认该等实例在使用方的适用性、适当性或完整性，上海东软载波微电子有限公司亦不对使用方因使用本资料所有内容而可能或已经带来的风险或后果承担任何法律责任。基于使本资料的内容更加完善等原因，上海东软载波微电子有限公司保留未经预告的修改权。使用方如需获得最新的产品信息，请随时用上述联系方式与上海东软载波微电子有限公司联系。

修订历史

版本	修改日期	更改概要
V1.0	2011-9-23	初版
V1.1	2012-11-15	1: 修改 3.1.3 节程序存储器访问的内容 2: 增加主晶振配置的英文缩写 3: 修改 4.4 节中弱上拉高 bank 地址的错误描述 4: 修改 PWRC 复位值
V1.2	2013-7-24	1: 增加 HR7P195FGR2 封装信息 2: 增加图 5.9 的备注说明, 主要描述为 PWM 输出脉宽和周期不受 T8PX 的后分频影响
V1.3	2014-1-15	添加寄存器总表, 修改 ssop20 封装尺寸参数(E)
V1.4	2014-7-10	修改中断使能寄存器 INTE0/INTE1 中的 TX1IE/TX2IE/RX1IE/RX2IE 位的读写类型
V1.5	2014-08-07	更新免责声明, 修订程序存储器访问例程
V1.6		统一修改公司名称、logo 及网址等

目 录

内容目录

第 1 章	芯片简介	11
1. 1	概述	11
1. 2	应用领域	13
1. 3	结构框图	14
1. 4	管脚分配图	15
1. 4. 1	32-pin	15
1. 4. 2	28-pin	16
1. 4. 3	20-pin	17
1. 5	管脚说明	18
1. 5. 1	管脚封装对照表	18
1. 5. 2	PA 管脚说明	19
1. 5. 3	PB 管脚说明	20
1. 5. 4	PC 管脚说明	21
1. 5. 5	PE 管脚说明	21
1. 5. 6	其他管脚说明	22
第 2 章	内核特性	23
2. 1	CPU 内核概述	23
2. 2	系统时钟和机器周期	23
2. 3	指令集概述	23
2. 4	程序计数器 (PC) 和硬件堆栈	24
2. 4. 1	程序计数器 (PC)	24
2. 4. 2	硬件堆栈	25
2. 5	硬件除法器	25
2. 6	特殊功能寄存器	26
第 3 章	存储资源	28
3. 1	程序存储器	28
3. 1. 1	概述	28
3. 1. 2	程序指针 PC 寻址直接寻址	28
3. 1. 3	程序存储器访问操作	29
3. 1. 4	特殊功能寄存器	32
3. 2	数据存储器	34
3. 2. 1	数据存储空间地址映射	34
3. 2. 2	寻址方式	35
3. 2. 2. 1	直接寻址	35
3. 2. 2. 2	间接寻址	35
3. 2. 3	特殊功能寄存器空间	36
3. 2. 4	通用数据存储器	40
3. 2. 5	特殊功能寄存器	41
第 4 章	输入/输出端口	42
4. 1	概述	42
4. 2	结构框图	43

4. 3	外部中断	43
4. 3. 1	外部端口中断 (PINT)	43
4. 3. 2	外部按键中断 (KINT)	43
4. 4	特殊功能寄存器.....	44
第 5 章	外设	45
5. 1	定时器/计数器模块 (Timer/Counter)	45
5. 1. 1	8 位定时器/计数器 (T8N)	45
5. 1. 1. 1	概述	45
5. 1. 1. 2	工作模式	45
5. 1. 1. 3	预分频器	46
5. 1. 1. 4	中断标志	46
5. 1. 2	8 位 PWM 时基定时器 (T8P1/T8P2/T8P3/T8P4)	47
5. 1. 2. 1	概述	47
5. 1. 2. 2	工作模式	47
5. 1. 2. 3	预分频器和后分频器	49
5. 1. 2. 4	中断标志	49
5. 1. 3	16 位定时器/计数器 (T16G)	50
5. 1. 3. 1	概述	50
5. 1. 3. 2	工作模式	51
5. 1. 3. 3	门控设计	52
5. 1. 4	定时器/计数器扩展模块 (TEx)	53
5. 1. 4. 1	TEx 概述	53
5. 1. 4. 2	T8Px 脉宽调制扩展功能(TE1PWM/TE2PWM/TE3PWM/TE4PWM)	53
5. 1. 4. 3	T16G 捕捉功能扩展	56
5. 1. 4. 4	T16G 比较器功能扩展	57
5. 1. 5	特殊功能寄存器	58
5. 2	模/数转换器模块 (ADC)	62
5. 2. 1	概述	62
5. 2. 2	AD 通道选择	62
5. 2. 3	AD 转换时钟配置	63
5. 2. 4	AD 时序特征示意图	63
5. 2. 5	AD 应用例程	63
5. 2. 6	特殊功能寄存器	63
5. 3	通用异步接收发送器 (UART1/URAT2)	66
5. 3. 1	概述	66
5. 3. 2	内部结构图	66
5. 3. 3	波特率配置	66
5. 3. 4	传输数据格式	66
5. 3. 5	异步发送器	67
5. 3. 6	异步接收器	67
5. 3. 7	特殊功能寄存器	68
第 6 章	特殊功能及操作特性	70
6. 1	系统时钟及振荡器	70
6. 1. 1	概述	70

6.1.2	系统时钟配置	71
6.1.3	外部晶振电路参考	71
6.1.3.1	外灌时钟	71
6.1.3.2	外部 RC 振荡器	72
6.1.3.3	外部 LP/XT/HS 振荡器	73
6.1.4	特殊功能寄存器	74
6.2	复位模块	75
6.2.1	概述	75
6.2.2	复位时序图	75
6.2.3	低电压检测配置	76
6.2.4	N_MRST 复位参考	76
6.2.5	特殊功能寄存器	77
6.3	中断处理	78
6.3.1	概述	78
6.3.2	内部结构	78
6.3.3	中断配置	78
6.3.4	中断模式配置	79
6.3.5	默认中断模式	79
6.3.6	向量中断模式	80
6.3.6.1	向量表配置	80
6.3.6.2	中断分组配置	80
6.3.6.3	中断使能配置	81
6.3.7	中断现场保护	82
6.3.8	特殊功能寄存器	83
6.4	看门狗定时器	88
6.4.1	概述	88
6.4.2	特殊功能寄存器	88
6.5	低功耗操作	89
6.5.1	休眠	89
6.5.1.1	IDLE0 模式	89
6.5.1.2	IDLE1 模式	89
6.5.2	低功耗模式配置	89
6.5.3	唤醒	90
6.5.4	唤醒方式配置	90
6.5.5	唤醒时间配置	91
6.5.6	特殊功能寄存器	91
6.6	芯片配置字	92
第 7 章	芯片封装图	94
7.1	20-pin 封装图	94
7.2	32-pin 封装图	97
7.3	28-pin 封装图	99
附录 1	指令集	102
附录 1.1	概述	102
附录 1.2	程序控制指令	103

附录 1.3 算术/逻辑运算指令	104
附录 1.4 寄存器操作指令	105
附录 2 电气特性	110
附录 2.1 参数特性表	110
附录 2.2 参数特性图	113

图目录

图 1-1	HR7P195FG/ HR7P195F8 结构框图.....	14
图 1-2	HR7P195 芯片 32pin 顶视图	15
图 1-3	HR7P195 芯片 28pin 顶视图	16
图 1-4	HR7P195 芯片 20pin 顶视图	17
图 3-1	程序指针 PC 直接寻址示意图	28
图 3-2	程序存储器查表操作示意图	29
图 3-3	数据区地址映射示意图	34
图 4-1	输入/输出端口结构图	43
图 5-1	T8N 内部结构图	45
图 5-2	T8Px 内部结构图	47
图 5-3	T16G 定时器/计数器内部结构图	50
图 5-4	T16G 门控计数示意图	52
图 5-5	脉宽调制扩展功能的内部结构图 (TE1PWM)	53
图 5-6	脉宽调制扩展功能的内部结构图 (TE2PWM)	53
图 5-7	脉宽调制扩展功能的内部结构图 (TE3PWM)	54
图 5-8	脉宽调制扩展功能的内部结构图 (TE4PWM)	54
图 5-9	TE1PWM/TE2PWM/TE3PWM/TE4PWM 输出示意图	55
图 5-10	捕捉扩展功能的内部结构图	56
图 5-11	比较扩展功能的内部结构图	57
图 5-12	ADC 内部结构图	62
图 5-13	ADC 时序特征示意图	63
图 5-14	UARTx 内部结构图	66
图 5-15	UARTx 数据格式示意图	66
图 5-16	UARTx 发送器操作流程图	67
图 5-17	UARTx 接收器操作流程图	67
图 6-1	系统时钟内部结构图	70
图 6-2	外部灌时钟参考图	71
图 6-3	外部 RC 振荡器参考图 1	72
图 6-4	外部 RC 振荡器参考图 2	72
图 6-5	外部 LP/XT/HS 振荡器参考图	73
图 6-6	系统复位内部结构图	75
图 6-7	上电复位时序示意图	75
图 6-8	低电压复位时序示意图	75
图 6-9	N_MRST 复位参考电路图 1	76
图 6-10	N_MRST 复位参考电路图 2	76
图 6-11	中断控制逻辑	78
图 6-12	看门狗定时器内部结构图	88

表目录

表 1-1	管脚封装对照表	18
表 1-2	PA 管脚说明	19
表 1-3	PB 管脚说明	20
表 1-4	PC 管脚说明	21
表 1-5	PE 管脚说明	21
表 1-6	其他管脚说明	22
表 3-1	特殊功能寄存器空间 0/4	36
表 3-2	特殊功能寄存器空间 1/5	37
表 3-3	特殊功能寄存器空间 2/6	38
表 3-4	特殊功能寄存器空间 3/7	39
表 4-1	输入/输出端口弱上拉配置表	42
表 4-2	外部端口中断	43
表 4-4	外部按键中断	44
表 5-1	T8N 工作模式配置表	45
表 5-2	T8N 预分频器配置表	46
表 5-3	T8P1 工作模式配置表	47
表 5-4	T8P2 工作模式配置表	48
表 5-5	T8P3 工作模式配置表	48
表 5-6	T8P4 工作模式配置表	48
表 5-7	T8P1/T8P2/T8P3/T8P4 预分频器配置表	49
表 5-8	T8P1/T8P2/T8P3/T8P4 后分频器配置表	49
表 5-9	T16G 工作模式配置表	51
表 5-10	T16G 预分频器配置表	51
表 5-11	TExPWM 时基配置表	55
表 5-12	比较扩展功能配置表	57
表 5-13	AD 通道配置表	62
表 5-14	AD 转换时钟配置表	63
表 5-15	UARTx 波特率配置表	66
表 6-4	外部 RC 模式推荐参数	72

第 1 章 芯片简介

1.1 概述

◆ 内核

- ◇ 高性能哈佛型 RISC CPU 内核
- ◇ 66 条精简指令
- ◇ 工作频率最高为 16MHz
- ◇ 8 级程序堆栈 (PC 硬件堆栈)
- ◇ 复位向量位于 000H, 默认中断向量位于 004H, 支持中断优先级和中断向量表
- ◇ 支持中断处理, 19 个中断源(HR7P195 28pin/32pin 支持)
- ◇ 支持中断处理, 14 个中断源(HR7P195 20pin 支持)
- ◇ 支持硬件除法器

◆ 存储资源

- ◇ 4K Words FLASH 程序存储器 (HR7P195F8 支持)
- ◇ 8K WordsFLASH 程序存储器 (HR7P195FG 支持)
- ◇ 512 BytesSRAM 数据存储器
- ◇ 程序存储器支持直接寻址
- ◇ 数据存储器支持直接寻址和间接寻址

◆ I/O 端口

HR7P195(32pin)支持 29 个 I/O 端口

- ◇ PA 端口 (PA0~PA7)
- ◇ PB 端口 (PB0~PB7)
- ◇ PC 端口 (PC0~PC7)
- ◇ PE 端口 (PE0~PE4)
- ◇ 可配置大电流驱动口 (最多可支持 16 个)

HR7P195(28pin)支持 25 个 I/O 端口

- ◇ PA 端口 (PA0~PA7)
- ◇ PB 端口 (PB0~PB7)
- ◇ PC 端口 (PC0~PC7)
- ◇ PE 端口 (PE0)
- ◇ 可配置大电流驱动口 (最多可支持 16 个)

HR7P195(20pin)支持 17 个 I/O 端口

- ◇ PA 端口 (PA0~PA7)
- ◇ PB 端口 (PB0, PB4~PB7)
- ◇ PC 端口 (PC1~PC2, PC6~PC7)

- ◆ 可配置大电流驱动口（最多可支持 9 个）
- ◆ 支持 1 个外部端口中断（PINT0）(HR7P195 20pin 支持)
- ◆ 支持 4 个外部端口中断（PINT0~PINT3）(HR7P195 28pin/32pin 支持)
- ◆ 支持 1 个 4 输入端外部按键中断 KINT（KIN0~KIN3 为输入端）
- ◆ 外设
 - ◇ 一路 8 位定时器 T8N
 - 定时器模式（时钟源为系统时钟四分频 ($F_{osc}/4$)）
 - 计数器模式（时钟源为 T8NCKI）
 - 支持可配置预分频器
 - 支持中断产生
 - ◇ 四路 8 位 PWM 时基定时器 T8P1/T8P2/T8P3/T8P4
 - 定时器模式（时钟源为系统时钟四分频 ($F_{osc}/4$)）
 - 支持可配置预分频器及可配后分频器
 - 支持中断产生
 - 支持脉宽调制扩展功能(HR7P195 20pin 不支持 T8P4 脉宽调制扩展功能)
 - ◇ 一路 16 位门控定时器 T16G
 - 定时器模式（时钟源为系统时钟四分频 ($F_{osc}/4$)）
 - 计数器模式（时钟源为 T16GCKI 或者 LP 晶体振荡器）
 - 支持捕捉器模式
 - 支持比较器模式
 - 支持可配置预分频器
 - 支持外部门控定时/计数
 - 支持中断产生
 - ◇ 模拟数字转换器 ADC
 - 支持 10 位数字转换精度
 - 支持 8 通道模拟输入端 (HR7P195 28pin/20pin 支持)
 - 支持 12 通道模拟输入端 (HR7P195 32pin 支持)
 - 支持中断产生
 - 支持内部 ADC RC 时钟源
 - ◇ 一路高速异步收发器 UART (HR7P195 20pin 支持)
 - ◇ 二路高速异步收发器 UART (HR7P195 32pin/28pin 支持)
 - 支持异步全双工收发
 - 支持波特率发生器
 - 支持 8 位/9 位数据格式
 - 约定从最低位接收/发送
 - 支持中断产生
 - 支持发送脉宽调制模式
 - ◆ 特殊功能
 - ◇ 高精度内部 16M 振荡器
 - 可分频，最低可分频至 125K，可用于主系统时钟源
 - 在 25°C 校准条件下，校准精度为±2%

- ◇ 支持两种低功耗模式：IDLE0 模式和 IDLE1 模式，支持唤醒操作
- ◇ 内嵌上电复位电路
- ◇ 内嵌低电压检测复位电路
- ◇ 支持外部复位
- ◇ 支持看门狗定时器
 - 支持预分频器
 - 支持内部看门狗 RC 时钟源
 - 支持 IDLE0 模式或者 IDLE1 模式唤醒
- ◇ 支持自编程功能
- ◇ 支持在线编程（ISP）接口
- ◇ 支持在线调试（ICD）接口
- ◇ 支持编程代码加密保护
- ◆ 设计及工艺
 - ◇ 低功耗、高速 FLASH CMOS 工艺
 - ◇ 20 个管脚，采用 DIP/SOP/SSOP 封装
 - ◇ 28 个管脚，采用 SKDIP/SOP 封装
 - ◇ 32 个管脚，采用 SDIP/SOP 封装
- ◆ 工作条件
 - ◇ 工作电压范围：3.0V ~ 5.5V
 - ◇ 工作温度范围：-40 ~ 85°C

1.2 应用领域

本芯片可用于白色家电、工业控制和汽车电子等领域。

1.3 结构框图




图 1-1 HR7P195FG/ HR7P195F8 结构框图

注: N_MRST 表示低电平有效。

1.4 管脚分配图

1.4.1 32-pin




图 1-2 HR7P195 芯片 32pin 顶视图

1. 4. 2 28-pin



图 1-3 HR7P195 芯片 28pin 顶视图

1. 4. 3 20-pin

图 1-4 HR7P195 芯片 20pin 顶视图

1.5 管脚说明

1.5.1 管脚封装对照表

	20pin	28pin	32pin
PA0/AIN0/ICDSCK/ISPSCK	2	2	4
PA1/AIN1/ICDSDA/ISPSDA	3	3	5
PA2/AIN2	4	4	6
PA3/AIN3/ADVREF	5	5	7
PA4/T8NCKI	6	6	8
PA5/AIN4	7	7	9
PA6/CLKO/OSC2/T16GOSC2/T16GGI	10	10	12
PA7/CLKI/OSC1/T16GOSC1/T16GCKI	9	9	11
PB0/ PINT0	16	21	23
PB1/ PINT1	-	22	24
PB2/ PINT2	-	23	25
PB3/ PINT3	-	24	26
PB4/KIN0	17	25	27
PB5/KIN1/AIN5	18	26	28
PB6/KIN2/AIN6	19	27	29
PB7/KIN3/AIN7	20	28	30
PC0/TE4PWM	-	11	13
PC1/TE2PWM	11	12	14
PC2/TE1CI/TE1CO/TE1PWM	12	13	15
PC3/TE3PWM	-	14	16
PC4/TX2	-	15	17
PC5/RX2	-	16	18
PC6/TX1	13	17	19
PC7/RX1	14	18	20
PE0	-	19	21
PE1/AIN8	-	-	31
PE2/AIN9	-	-	32
PE3/AIN10	-	-	1
PE4/AIN11	-	-	2
VDD	15	20	22
VSS	8	8	10
N_MRST	1	1	3

表 1-1 管脚封装对照表

1. 5. 2 PA管脚说明

PA0/AIN0/ ICDSCK/ISPSCK	PA0	D	通用 I/O	可使能弱上拉
	AIN0	A	ADC 模拟通道 0 输入	
	ICDSCK	D	ICD 串行时钟输入	
	ISPSCK	D	ISP 串行时钟输入	
PA1/AIN1/ ICDSDA/ISPSDA	PA1	D	通用 I/O	可使能弱上拉
	AIN1	A	ADC 模拟通道 1 输入	
	ICDSDA	D	ICD 串行数据输入	
	ISPSDA	D	ISP 串行数据输入	
PA2/AIN2	PA2	D	通用 I/O	可使能弱上拉
	AIN2	A	ADC 模拟通道 2 输入	
PA3/AIN3/ADVREF	PA3	D	通用 I/O	可使能弱上拉
	AIN3	A	ADC 模拟通道 3 输入	
	ADVREF	A	ADC 参考电压输入	
PA4/T8NCKI	PA4	D	通用 I/O	可使能弱上拉
	T8NCKI	D	T8N 外部时钟输入	
PA5/AIN4	PA5	D	通用 I/O	可使能弱上拉
	AIN4	A	ADC 模拟通道 4 输入	
PA6/CLKO/OSC2 /T16GOSC2 /T16GGI	PA6	D	通用 I/O	可使能弱上拉
	CLKO	D	FOSC/4 输出	
	OSC2	A	晶振/谐振器输出	
	T16GOSC2	A	T16G 振荡器输出	
	T16GGI	D	T16G 门控输入	
PA7/CLKI/OSC1 /T16GOSC1 /T16GCKI	PA7	D	通用 I/O	可使能弱上拉
	CLKI	D/A	外部时钟输入	
	OSC1	A	晶振/谐振器输入	
	T16GOSC1	A	T16G 振荡器输入	-
	T16GCKI	D	T16G 外部时钟输入	-

表 1-2 PA 管脚说明

1.5.3 PB管脚说明

PB0/PINT0	PB0	D	通用 I/O	可使能弱上拉
	PINT0	D	外部端口中断 0	
PB1/PINT1	PB1	D	通用 I/O	可使能弱上拉
	PINT1	D	外部端口中断 1	
PB2/PINT2	PB2	D	通用 I/O	可使能弱上拉
	PINT2	D	外部端口中断 2	
PB3/PINT3	PB3	D	通用 I/O	可使能弱上拉
	PINT3	D	外部端口中断 3	
PB4/KIN0	PB4	D	通用 I/O	可使能弱上拉
	KIN0	D	外部按键中断输入 0	
PB5/AIN5/KIN1	PB5	D	通用 I/O	可使能弱上拉
	AIN5	A	ADC 模拟通道 5 输入	
	KIN1	D	外部按键中断输入 1	
PB6/AIN6/KIN2	PB6	D	通用 I/O	可使能弱上拉
	AIN6	A	ADC 模拟通道 6 输入	
	KIN2	D	外部按键中断输入 2	
PB7/AIN7/KIN3	PB7	D	通用 I/O	可使能弱上拉
	AIN7	A	ADC 模拟通道 7 输入	
	KIN3	D	外部按键中断输入 3	

表 1-3 PB 管脚说明

1.5.4 PC管脚说明

PC0/TE4PWM	PC0	D	通用 I/O	可使能弱上拉
	TE4PWM	D	TE4PWM 脉宽调制输出	
PC1/TE2PWM	PC1	D	通用 I/O	可使能弱上拉
	TE2PWM	D	TE2PWM 脉宽调制输出	
PC2/TE1CI/TE1CO /TE1PWM	PC2	D	通用 I/O	可使能弱上拉
	TE1CI	D	TE1CI 捕捉器输入	
	TE1CO	D	TE1CO 比较器输出	
	TE1PWM	D	TE1PWM 脉宽调制输出	
PC3/TE3PWM	PC3	D	通用 I/O	可使能弱上拉
	TE3PWM	D	TE3PWM 脉宽调制输出	
PC4/TX2	PC4	D	通用 I/O	可使能弱上拉
	TX2	D	UART2 发送输出	
PC5/RX2	PC5	D	通用 I/O	可使能弱上拉
	RX2	D	UART2 接收输入	
PC6/TX1	PC6	D	通用 I/O	可使能弱上拉
	TX1	D	UART1 发送输出	
PC7/RX1	PC7	D	通用 I/O	可使能弱上拉
	RX1	D	UART1 接收输入	

表 1-4 PC 管脚说明

1.5.5 PE管脚说明

PE0	PE0	D	通用 I/O	可使能弱上拉
PE1/AIN8	PE1	D	通用 I/O	可使能弱上拉
	AIN8	A	ADC 模拟通道 8 输入	
PE2/AIN9	PE2	D	通用 I/O	可使能弱上拉
	AIN9	A	ADC 模拟通道 9 输入	
PE3/AIN10	PE3	D	通用 I/O	可使能弱上拉
	AIN10	A	ADC 模拟通道 10 输入	
PE4/AIN11	PE4	D	通用 I/O	可使能弱上拉
	AIN11	A	ADC 模拟通道 11 输入	

表 1-5 PE 管脚说明

1.5.6 其他管脚说明

N_MRST	N_MRST	-	外部复位输入	-
VDD	VDD	-	电源	-
VSS	VSS	-	地, 0V 参考点	-

表 1-6 其他管脚说明

注 1: A = 模拟端口, D = 数字端口;

注 2: N_MRST 表示低电平有效;

注 3: 所有通用数据 I/O 均为 TTL 施密特输入和 CMOS 输出驱动。

第 2 章 内核特性

2.1 CPU内核概述

- ◆ 内核特性
 - ◇ 高性能哈佛型 RISC CPU 内核
 - ◇ 66 条精简指令，指令长度 15 位
 - ◇ 系统时钟工作频率最高为 16MHz
 - ◇ 8 级程序堆栈（PC 硬件堆栈）
 - ◇ 复位向量位于 000_H ，默认中断向量位于 004_H ，支持中断向量表
 - ◇ 支持中断处理，19 个中断源(HR7P195 28pin/32pin 支持)
 - ◇ 支持中断处理，14 个中断源(HR7P195 20 支持)
 - ◇ 支持硬件除法器

2.2 系统时钟和机器周期

本芯片系统时钟频率最高支持 16MHz。通过片内时钟生成器，产生四个不重叠的正交时钟 phase1 (p1), phase2 (p2), phase3 (p3) 和 phase4 (p4)。四个不重叠的正交时钟组成一个机器周期。

2.3 指令集概述

本芯片采用 HR7P 系列 66 条精简指令集系统。

除了部分满足跳转条件与控制程序流程的指令需要两个机器周期来完成，其他指令的执行都是在一个机器周期中完成。若芯片系统时钟频率为 4MHz，一个机器周期的时间为 $1\mu s$ 。
具体指令集可参考《附录 指令集》。

2.4 程序计数器（PC）和硬件堆栈

2.4.1 程序计数器（PC）

HR7P195FG 为 13 位程序计数器 PC<12:0>。最大可寻址 8K 程序存储空间, 0000H ~ 1FFFH (HR7P195F8 为 12 位程序计数器 PC<11:0>)。最大可寻址 4K 程序存储空间, 0000H ~ 0FFFH); 超出地址范围会导致 PC 循环 (又从 0000H 开始访问)。程序计数器 PC 的低 8 位 PC<7:0> 可通过 PCRL 直接读写, 而 PC 高 5 位不能直接读写, 只能通过 PCRH 寄存器来间接赋值。复位时, PCRL、PCRH 和 PC 都会被清零。PC 硬件堆栈操作不会影响 PCRH 的值。

各种指令对 PC 的影响:

- ◇ 通过指令直接修改 PC 值时, 对 PCRL 的赋值操作可直接修改 PC<7:0>, 即 PC<7:0> = PCRL<7:0>; 而操作 PC<7:0> 的同时, PC<12:8> 也会从 PCRH<4:0> 寄存器中载入 (即 PC<12:8> = PCRH<4:0>)。因此, 修改 PC 值时, 应先修改 PCRH<4:0>, 再修改 PCRL<7:0>;
- ◇ 执行以 PCRL 为目标寄存器的指令时, 写入 PCRL 的值为 8 位的运算结果, PC 值的高字节从 PCRH<4:0> 寄存器载入;
- ◇ 执行 CALL, GOTO 指令时, PC 值低 11 位由指令中的 11 位立即数 (操作数) 提供, 而 PC<12:11> = PCRH<4:3>;
- ◇ 执行 PAGE 指令时, PCRH<4:3> 的值为该指令中立即数的值。
- ◇ 执行其他指令时, PC 值自动加 1。

注: HR7P195F8 程序存储器容量为 4K Words, 地址范围为 0000H ~ 0FFFH; HR7P195FG 程序存储器容量为 8K, 地址范围为 0000H ~ 1FFFH, 寻址时超出地址范围会导致 PC 循环 (又从 0000H 开始访问), 具体请参考产品订购信息。

应用实例: 以 PCRL 为目标寄存器的指令应用程序

```

.....
MOVI    pageaddr
MOVA    PCRH      ; 设置表格页面地址
MOVI    tableaddr ; 设置偏移量给 A 寄存器
CALL    TABLE     ; 调用子程序方式查表
.....
TABLE:
ADD     PCRL, F   ; PC 加上偏移量, 指向访问的地址
RETIA   0X01
RETIA   0X02
RETIA   0X03

```

2.4.2 硬件堆栈

芯片内有 8 级硬件堆栈，堆栈位宽与 PC 位宽相等，用于 PC 的压栈和出栈。执行 CALL 指令或中断被响应后，PC 自动压栈保护；当执行 RET、RETIA 或 RETIE 指令时，堆栈会将最近一次压栈的值恢复至 PC。硬件堆栈只支持 8 级缓冲操作，即硬件堆栈只保存最近的 8 次压栈值，对于连续超过 8 次的压栈操作，第 9 次的压栈数据会覆盖第 1 次压栈的数据，使得第 1 次的压栈数据丢失。同样，超过 8 次的连续出栈，第 9 次出栈操作，可能使得程序流程不可控。

2.5 硬件除法器




图 2-1 硬件除法器内部结构图

硬件乘法器：16 位被除数 / 8 位除数 = 16 位商和 8 位余数。

通过 DIVEH 和 DIVEL 寄存器设置被除数，通过 DIVS 寄存器设置除数，这三个寄存器只能被写入，无法被读取。运算的商存入 DIVRH 和 DIVQL 寄存器中，余数存入 DIVR 寄存器中，这三个寄存器只能被读取，无法被写入。DIVEH 和 DIVQL 共用一个寄存器地址，DIVEH 和 DIVRH 共用一个寄存器地址，DIVS 和 DIVR 共用一个寄存器地址。被除数和除数设置完成后，需要插入 2 条 NOP 指令，才能读取商和余数。若除数为“0”，则商为 0xFFFF，余数为 0xFF，表示溢出。

2.6 特殊功能寄存器

地址	002H,082H,102H,182H,202H,282H,302H,382H		
复位值	0000 0000		
PCRL<7:0>	bit7-0	R/W	程序计数器低 8 位<7:0>

地址	00BH,08BH,10BH,18BH,20BH,28BH,30BH,38BH		
复位值	xxx0 0000		
PCRH<12:8>	bit4-0	R/W	程序计数器高 5 位<12:8>
-	bit7-5	-	-

地址	003H,083H,103H,183H,203H,283H,303H,383H		
复位值	xxxx xxxx		
C	bit0	R/W	全进位或全借位标志位 0: 无进位或有借位 1: 有进位或无借位
DC	bit1	R/W	半进位或半借位标志位 0: 低四位无进位或低四位有借位 1: 低四位有进位或低四位无借位
Z	bit2	R/W	零标志位 0: 算术或逻辑运算的结果不为零 1: 算术或逻辑运算的结果为零
-	bit4-3	-	-
OF	bit5	R	程序压栈溢出标志位 0: 程序压栈未溢出 1: 程序压栈溢出
UF	bit6	R	程序出栈溢出标志位 0: 程序出栈未溢出 1: 程序出栈溢出
-	bit7	-	

地址	190H,390H		
复位值	xxxx xxxx		
DIVEL<7:0>	bit7-0	W	被除数低 8 位寄存器<7:0>
DIVQL<7:0>		R	商低 8 位寄存器<7:0>

地址	191H,391H		
复位值	xxxx xxxx		
DIVEH<15:8>	bit7-0	W	被除数高 8 位寄存器<15:8>
DIVQH<15:8>		R	商高 8 位寄存器<15:8>

地址	192H,392H		
复位值	xxxx xxxx		
DIVS<7:0>	bit7-0	W	除数寄存器
DIVR<7:0>		R	余数寄存器

地址	081H,181H,281H,381H		
复位值	x111 1111		
PS<2:0>	bit2-0	R/W	T8N/WDT 分频比选择位 000: 1:2 001: 1:4 010: 1:8 011: 1:16 100: 1:32 101: 1:64 110: 1:128 111: 1:256
PSA	bit3	R/W	预分频器选择位 0: 预分频器用于 T8N 1: 预分频器用于 WDT
T8NSE	bit4	R/W	T8N 时钟沿选择位 (仅在 T8NCS=1 时有效) 0: T8NCKI 上升沿计数 1: T8NCKI 下降沿计数
T8NCS	bit5	R/W	T8N 模式选择位 0: 定时器模式 (时钟源为系统时钟 4 分频) 1: 计数器模式 (时钟源为 T8NCKI)
PEG	bit6	R/W	PINT 中断信号触发边沿选择位 0: 下降沿触发外部端口中断 PINT 1: 上升沿触发外部端口中断 PINT
-	bit7	-	-

第 3 章 存储资源

3.1 程序存储器

3.1.1 概述

HR7P195FG 为 8K Words FLASH，实际地址范围 0000H ~1FFFH。

HR7P195F8 为 4K Words FLASH，实际地址范围 0000H ~0FFFH。

寻址超出地址范围就会导致 PC 溢出循环，复位向量位于 0000H。

3.1.2 程序指针PC寻址直接寻址




图 3-1 程序指针 PC 直接寻址示意图

3.1.3 程序存储器访问操作

程序存储器访问功能适用于对 FLASH 存储数据进行自更新，可用于部分程序更新或者固定参数的修改。

程序存储器 Flash 具有掉电后数据不丢失存储特性，此功能同时可适用于在上电初始化（系统开始正常工作之前），或掉电保护（系统退出工作状态）时，进行数据的更新或保护，需注意的是，在对程序存储器写入和擦除的过程中，芯片工作处于暂停状态，所以对注重实时控制的应用系统，不推荐使用该功能，或谨慎使用该功能，以免影响芯片控制操作的实时性。

程序存储器 Flash 在进行擦除、写入时，整个芯片处于暂停状态，其中包括 CPU 工作暂停，指令执行暂停，外围模块工作暂停，中断响应暂停；暂停时外围模块以及 IO 工作等均保持暂停前的状态，直至存储器 Flash 擦除、写入完成后，芯片才会继续工作。

程序存储器 Flash 的页擦除时间为 $22\text{ms}\pm 8\%$ （全温度范围），即在对 Flash 其中一页的擦除过程中，芯片处于暂停状态的时间为 $22\text{ms}\pm 8\%$ （全温度范围），直至擦除操作完成后，芯片继续工作。

程序存储器 Flash 的写入（编程）时间为 $77.7\mu\text{s}\pm 8\%$ （全温度范围），即在对 Flash 进行写入（编程）过程中，芯片处于暂停状态的时间为 $77.7\mu\text{s}\pm 8\%$ （全温度范围），直至写入操作完成后，芯片继续工作。其中每次写入（编程）操作，对 Flash 的一个 Word 进行写入（编程）。

若芯片配置字的配置位 FREN=1，程序存储器 Flash 可以进行擦除、写入或读取的访问操作。ROMCL/ROMCH 寄存器为 Flash 控制寄存器，其中 ROMCH 不是物理寄存器，读 ROMCH 将读到全零。FRAH/FRAL 寄存器为 Flash 指针寄存器，用于存放 Flash 访问的地址信息。HR7P195 芯片 Flash 空间为 8K/4K Words，分为 64/32 页，由 FRAH[4:0]/FRAH[3:0] 和 FRAL[7] 进行页面选择。每页包括 128 个地址单元，分为 4 行，由 FRAL[6:5] 进行选择，每行 32 个地址单元，由 FRAL[4:0] 进行选择。

ROMDH/ROMDL 寄存器为 FLASH 缓冲寄存器，存放写入或读取的数据。




图 3-2 程序存储器查表操作示意图

应用例程：程序存储器读取。

```
MOVI    0x00          ; 程序存储器读取[0x0000]
MOVA    FRAL
MOVI    0X00
MOVA    FRAH
BCC     INTC0, GIE_GIEH ; 关中断
BSS     ROMCL, MRTRG
NOP     ; 2 个 NOP 指令，等待 2 个指令周期
NOP
RD_WAIT
JBC     ROMCL, MRTRG
GOTO   RD_WAIT
BSS     INTC0, GIE_GIEH ; 开中断
MOV     ROMDH, 0       ; 读取 ROMDH
MOV     ROMDL, 0       ; 读取 ROMDL
```

应用例程：程序存储器擦除，只支持页擦除。

```
BSS     FRAL, 7        ; 擦除第 1 页（页地址区间为 0080H~00FFH）
CLR     FRAH
BSS     ROMCL, MEWS
BSS     ROMCL, MWEN
BSS     ROMCL, MEN
BCC     INTC0, GIE_GIEH ; 关中断
MOVI   0x55
MOVA   ROMCH
NOP    ; 8 个 NOP 指令，等待 8 个指令周期
.....
MOVI   0xAA
MOVA   ROMCH
NOP    ; 8 个 NOP 指令，等待 8 个指令周期
.....
BSS     ROMCL, MTRG
ERASE_WAIT
JBC     ROMCL, MTRG
GOTO   ERASE_WAIT
BSS     INTC0, GIE_GIEH ; 开中断
```

注：

- 1) 程序存储器页擦除时会使芯片工作状态暂停 22ms±8% (全温度范围)，芯片暂停包括外围模块暂停，CPU 暂停，指令执行暂停等。
- 2) 程序存储器擦除只支持页擦除，需要在擦除前，将该页内有用的信息备份至通用数据存储器中，一页 Flash 需要 256 Bytes，请预留足够的备份空间；或在 Flash 中预留一页空页作为临时备份页。

应用例程：程序存储器写入。

```
MOVI    0X02          ; 将<ROMDH:ROMDL>的内容写入
                  ; 程序存储器 [0x0237]
MOVA    FRAH
MOVI    0X37
MOVA    FRAL
BCC     ROMCL, MEWS
BSS     ROMCL, MWEN
BSS     ROMCL, MEN
BCC     INTC0, GIE_GIEH ; 关中断
MOVI    0x55
MOVA    ROMCH
NOP      ; 8 个 NOP 指令，等待 8 个指令周期
.....
MOVI    0xAA
MOVA    ROMCH
NOP      ; 8 个 NOP 指令，等待 8 个指令周期
.....
BSS     ROMCL, MTRG
WR_WAIT
JBC     ROMCL, MTRG
GOTO   WR_WAIT
BSS     INTC0, GIE_GIEH ; 开中断
```

注：程序存储器写入时会使芯片工作状态暂停 $77.7\mu s \pm 8\%$ （全温度范围），芯片暂停包括外围模块暂停，CPU 暂停，指令执行暂停等。

3. 1. 4 特殊功能寄存器

地址	110H,310H		
复位值	0000 0000		
FRAL<7:0>	bit7-0	R/W	程序存储器地址指针低 8 位<7:0>

地址	111H,311H		
复位值	0000 0000		
FRAH<12:8>	bit4-0	R/W	程序存储器地址指针高 5 位<12:8>
-	bit7-5	-	-

地址	114H,314H		
复位值	1111 1111		
ROMDL<7:0>	bit7-0	R/W	程序存储器数据缓冲寄存器低 8 位<7:0>

地址	115H,315H		
复位值	x111 1111		
ROMDH<14:8>	bit6-0	R/W	程序存储器数据缓冲寄存器高 7 位<14:8>
-	bit7	-	-

地址	11FH,31FH		
复位值	0000 0000		
MRTRG	bit0	-	程序存储器读控制位 0: 未启动读操作, 或操作已完成 1: 启动读操作, 或正在进行操作 (用软件将 MRTRG 置 1 启动读操作, 硬件清零) 在启动程序存储器的读操作之后, 必须等待两个机器周期, 才能执行后续指令, 详见上例
MTRG	bit1	R/W	程序存储器写/擦除控制位 0: 未启动写/擦除操作, 或操作已完成 1: 启动写/擦除操作, 或者正在进行操作 (用软件将 MTRG 置 1 启动写操作, 硬件清零)
MWEN	bit2	R/W	程序存储器写/擦除使能位 0: 禁止 1: 使能
MEWS	bit3	R/W	程序存储器写入/擦除选择位 0: FLASH 写入 1: FLASH 擦除
-	bit6-4	-	-
MEN	bit7	R/W	程序存储器操作使能位 0: 禁止 1: 使能

地址	10FH,30FH		
复位值	0000 0000		
ROMCH<15:8>	bit7-0	R/W	操作控制字 在启动程序存储器的写/擦除操作之前, 必须先将 ROMCH 写入 0X55 后, 等待 8 个机器周期, 再将 ROMCH 写入 0XAA 后, 等待 8 个机器周期, 详见上例

3.2 数据存储器

3.2.1 数据存储空间地址映射

数据存储空间分为 8 个存储体组（存储体组 0 ~ 7）。每个存储体组由特殊功能寄存器空间和通用数据寄存器空间构成。其中， $0F0H \sim OFFH$ 、 $170H \sim 17FH$ 、 $1F0H \sim 1FFH$ 、 $270H \sim 27FH$ 、 $2F0H \sim 2FFH$ 、 $370H \sim 37FH$ 、 $3F0H \sim 3FFH$ 的地址空间被映射到与 $070H \sim 07FH$ 相同的物理存储空间，具体地址映射如下：

通用 数 据 存 储 空 间	000H	特殊功能寄存器空间0	存储体组 0	200H	特殊功能寄存器空间4	存储体组 4
	01FH			21FH		
	020H			220H	通用数据寄存器空间4	
	07FH	通用数据寄存器空间0		26FH		
	080H	特殊功能寄存器空间1		270H	映射到 $070H \sim 07FH$	
	09FH			27FH		
	0AOH	通用数据寄存器空间1		280H	特殊功能寄存器空间5	存储体组 5
	0EFH			29FH		
	0F0H	映射到 $070H \sim 07FH$	存储体组 1	2AOH	通用数据寄存器空间5	
	OFFH			2EFH		
	100H	特殊功能寄存器空间2		2FOH	映射到 $070H \sim 07FH$	
	11FH			2FFH		
	120H	通用数据寄存器空间2		300H	特殊功能寄存器空间6	存储体组 6
	16FH			31FH		
	170H	映射到 $070H \sim 07FH$		320H	未用	
	17FH			35FH		
	180H	特殊功能寄存器空间3	存储体组 2	360H	通用数据寄存器空间6	
	19FH			36FH		
	1AOH	通用数据寄存器空间3		370H	映射到 $070H \sim 07FH$	
	1EFH			37FH		
	1F0H	映射到 $070H \sim 07FH$		380H	特殊功能寄存器空间7	存储体组 7
	1FFH			39FH		
				3AOH	未用	
				3EFH		
				3FOH	映射到 $070H \sim 07FH$	
				3FFFH		

图 3-3 数据区地址映射示意图

3.2.2 寻址方式

数据存储器的寻址可以采用直接寻址和间接寻址。

3.2.2.1 直接寻址

存储体选择寄存器 BKSR 的 RP<2:0>位为直接寻址的高位地址，用于在存储体组 0~7 中进行选择；使用直接寻址指令对数据存储器进行访问，指令中的操作数为 7 位地址信息，用于在所选的存储体组内直接寻址。

应用例程：采用直接寻址方式，访问存储体组 3 的通用数据寄存器（0x1A0）。

```
SECTION 3
MOVI    0X55
MOVA    0X20          ; 0x55 写入[0x1A0]
MOV     0X20, 0        ; [0x1A0]读入 A 寄存器
```

3.2.2.2 间接寻址

存储体选择寄存器 BKSR 的 IRP<1:0>位和间接寻址地址寄存器 IAA，组成间接寻址的 10 位地址，用于在存储体组 0~7 中进行选择；对整个数据存储空间进行间接寻址。其中，IRP 为高 2 位地址，IAA 为低 8 位地址。

间接寻址是通过对 IAD 寄存器的读/写来完成的，IAD 寄存器不是一个物理寄存器，当对 IAD 寄存器进行读/写时，实际上是访问 IAA 内容所指向的单元，即 IAA 作为间接寻址的地址寄存器使用，IAD 作为间接寻址的数据寄存器使用。如果将 IAD 寄存器本身作为目标地址进行间接寻址，读取的结果为 00H，写入将视为空操作（可能会影响状态位）。

应用例程：采用间接寻址将存储体组 3 的通用数据寄存器（0x1A0H）。

```
BSS    BKSR, IRP0
MOVI   0XA0
MOVA   IAA
MOI    0X55          ; 0x55 写入[0x1A0]
MOVA   IAD
MOV    IAD, 0         ; [0x1A0]读入 A 寄存器
```

3. 2. 3 特殊功能寄存器空间

特殊功能寄存器空间 0/4:

000H/200H	IAD	间接寻址数据寄存器	-
001H/201H	T8N	T8N 寄存器	-
002H/202H	PCRL	程序计数器<7:0>	-
003H/203H	PSW	程序状态字寄存器	-
004H/204H	IAA	间接寻址地址寄存器	-
005H/205H	PA	PA 端口电平状态寄存器	-
006H/206H	PB	PB 端口电平状态寄存器	-
007H/207H	PC	PC 端口电平状态寄存器	-
008H/208H	-	-	-
009H/209H	PE	PE 端口电平状态寄存器	-
00AH/20AH	-	-	-
00BH/20BH	PCRH	程序计数器<15:8>	-
00CH/20CH	INTC0	中断控制寄存器 0	-
00DH/20DH	BKSR	存储体组选择寄存器	-
00EH/20EH	INTF0	中断标志寄存器 0	-
00FH/20FH	T16GL	T16G 计数器低 8 位	-
010H/210H	T16GH	T16G 计数器高 8 位	-
011H/211H	T16GC	T16G 控制器	-
012H/212H	T8P1	T8P1 寄存器	-
013H/213H	T8P1C	T8P1 控制寄存器	-
014H/214H	CALR	内部时钟校准寄存器	-
015H/215H	INTF1	中断标志寄存器 1	-
016H/216H	TE1L	TE1 寄存器低 8 位	-
017H/217H	TE1H	TE1 寄存器高 8 位	-
018H/218H	TE1C	TE1 控制寄存器	-
019H/219H	T8P1P	T8P1 周期寄存器	-
01AH/21AH	N_PAPU	PA 端口弱上拉控制寄存器	-
01BH/21BH	N_PBPU	PB 端口弱上拉控制寄存器	-
01CH/21CH	N_PCPU	PC 端口弱上拉控制寄存器	-
01DH/21DH	ADCRL	ADC 转换值寄存器<7:0>	-
01EH/21EH	ADCRH	ADC 转换值寄存器<15:8>	-
01FH/21FH	ADCC0	ADC 控制寄存器<7:0>	-

表 3-1 特殊功能寄存器空间 0/4

特殊功能寄存器空间 1/5:

080H/280H	IAD	间接寻址数据寄存器	-
081H/281H	BSET	选择寄存器	-
082H/282H	PCRL	程序计数器<7:0>	-
083H/283H	PSW	程序状态字寄存器	-
084H/284H	IAA	间接寻址地址寄存器	-
085H/285H	PAT	PA 端口输入输出控制寄存器	-
086H/286H	PBT	PB 端口输入输出控制寄存器	-
087H/287H	PCT	PC 端口输入输出控制寄存器	-
088H/288H	-	-	-
089H/289H	PET	PE 端口输入输出控制寄存器	-
08AH/28AH	-	-	-
08BH/28BH	PCRH	程序计数器<15:8>	-
08CH/28CH	INTC0	中断控制寄存器 0	-
08DH/28DH	BKSR	存储体组选择寄存器	-
08EH/28EH	INTE0	中断使能寄存器 0	-
08FH/28FH	PWRC	电源控制寄存器	-
090H/290H	INTC1	中断控制寄存器 1	-
091H/291H	INTP	中断优先级寄存器	-
092H/292H	T8P2	T8P2 寄存器	-
093H/293H	T8P2C	T8P2 控制寄存器	-
094H/294H	OSCC	时钟控制寄存器	-
095H/295H	INTE1	中断使能寄存器 1	-
096H/296H	TE2L	TE2 寄存器低 8 位	-
097H/297H	TE2H	TE2 寄存器高 8 位	-
098H/298H	TE2C	TE2 控制寄存器	-
099H/299H	T8P2P	T8P2 周期寄存器	-
09AH/29AH	-	-	-
09BH/29BH	WKDC	唤醒延时控制寄存器	-
09CH/29CH	N_PEPU	PE 端口弱上拉控制寄存器	-
09DH/29DH	-	-	-
09EH/29EH	ANSEL	ADC 端口控制寄存器	-
09FH/29FH	ADCC1	ADC 控制寄存器 1	-

表 3-2 特殊功能寄存器空间 1/5

特殊功能寄存器空间 2/6:

100H/300H	IAD	间接寻址数据寄存器	-
101H/301H	T8N	T8N 寄存器	-
102H/302H	PCRL	程序计数器<7:0>	-
103H/303H	PSW	程序状态字寄存器	-
104H/304H	IAA	间接寻址地址寄存器	-
105H/305H	PA	PA 端口电平状态	-
106H/306H	PB	PB 端口电平状态	-
107H/307H	PC	PC 端口电平状态	-
108H/308H	-	-	-
109H/309H	PE	PE 端口电平状态寄存器	-
10AH/30AH	-	-	-
10BH/30BH	PCRH	程序计数器<15:8>	-
10CH/30CH	INTC0	中断控制寄存器 0	-
10DH/30DH	BKSR	存储体组选择寄存器	-
10EH/30EH	INTFO	中断标志寄存器 0	-
10FH/30FH	ROMCH	程序存储器控制寄存器<15:8>	-
110H/310H	FRAL	程序存储器地址寄存器<7:0>	-
111H/311H	FRAH	程序存储器地址寄存器<15:8>	-
112H/312H	T8P3	T8P3 寄存器	-
113H/313H	T8P3C	T8P3 控制寄存器	-
114H/314H	ROMDL	程序存储器数据寄存器<7:0>	-
115H/315H	ROMDH	程序存储器数据寄存器<15:8>	-
116H/316H	TE3L	TE3 寄存器低 8 位	-
117H/317H	TE3H	TE3 寄存器高 8 位	-
118H/318H	TE3C	TE3 控制寄存器	-
119H/319H	T8P3P	T8P3 周期寄存器	-
11AH/31AH	RX1B	UART1 接收数据寄存器	-
11BH/31BH	RX1C	UART1 接收控制/状态寄存器	-
11CH/31CH	TX1B	UART1 发送数据寄存器	-
11DH/31DH	TX1C	UART1 发送控制/状态寄存器	-
11EH/31EH	BR1R	UART1 波特率寄存器	-
11FH/31FH	ROMCL	程序存储器控制寄存器<7:0>	-

表 3-3 特殊功能寄存器空间 2/6

特殊功能寄存器空间 3/7:

180H/380H	IAD	间接寻址数据寄存器	-
181H/381H	BSET	选择寄存器	-
182H/382H	PCRL	程序计数器<7:0>	-
183H/383H	PSW	CPU 状态	-
184H/384H	IAA	间接寻址地址寄存器	-
185H/385H	PAT	PA 端口输入输出控制寄存器	-
186H/386H	PBT	PB 端口输入输出控制寄存器	-
187H/387H	PCT	PC 端口输入输出控制寄存器	-
188H/388H	-	-	-
189H/389H	PET	PE 端口输入输出控制寄存器	-
18AH/38AH	-	-	-
18BH/38BH	PCRH	程序计数器<15:8>	-
18CH/38CH	INTC0	中断控制寄存器 0	-
18DH/38DH	BKSR	存储体组选择寄存器	-
18EH/38EH	INTE0	中断使能寄存器 0	-
18FH/38FH	PWRC	电源控制寄存器	-
190H/390H	DIVEL/DIVQL	被除数/商寄存器<7:0>	-
191H/391H	DIVEH/DIVQH	被除数/商寄存器<15:8>	-
192H/392H	DIVS/DIVR	除数/余数寄存器	-
193H/393H	-	-	-
194H/394H	-	-	-
195H/395H	T8P4	T8P4 寄存器	-
196H/396H	TE4L	TE4 寄存器低 8 位	-
197H/397H	TE4H	TE4 寄存器高 8 位	-
198H/398H	TE4C	TE4 控制寄存器	-
199H/399H	T8P4P	T8P4 周期寄存器	-
19AH/39AH	RX2B	UART2 接收数据寄存器	-
19BH/39BH	RX2C	UART2 接收控制/状态寄存器	-
19CH/39CH	TX2B	UART2 发送数据寄存器	-
19DH/39DH	TX2C	UART2 发送控制/状态寄存器	-
19EH/39EH	BR2R	UART2 波特率寄存器	-
19FH/39FH	T8P4C	T8P4 控制寄存器	-

表 3-4 特殊功能寄存器空间 3/7

3.2.4 通用数据存储器

通用数据存储器为 512 Bytes，地址映射到 7 个存储体组中。所在物理地址范围为 020H ~ 07FH（存储体组 0）、0A0H ~ OFFH（存储体组 1）、120H ~ 17FH（存储体组 2）、1F0H ~ 1FFH（存储体组 3）、220H ~ 27FH（存储体组 4）、2A0H ~ 2FFH（存储体组 5）和 360H ~ 370FH（存储体组 6）。其中，0F0H ~ OFFH、170H ~ 17FH、1F0H ~ 1FFH、270H ~ 27FH、2F0H ~ 2FFH 和 370H ~ 37FH 映射到地址 070H ~ 07FH 作为公用数据存储区。

通用数据存储器用于指令运行过程中，存放数据或控制信息，其内容在上电复位后是不确定的，但对未掉电的其它复位，将保存复位前的内容。

通用数据存储器能够直接寻址，也可通过索引寄存器 IAA 间接寻址。

3. 2. 5 特殊功能寄存器

地址	000H,080H, 100H,180H, 200H,280H, 300H,380H		
复位值	0000 0000		
IAD<7:0>	bit7-0	R/W	间接寻址数据

地址	004H,084H, 104H,184H, 204H,284H, 304H,384H		
复位值	0000 0000		
IAA<7:0>	bit7-0	R/W	间接寻址索引

地址	00DH,08DH, 10DH,18DH, 20DH,28DH, 30DH,38DH		
复位值	xx00 x000		
RP<2:0>	bit2-0	R/W	存储体选择位（直接寻址） 000: SECTION0 001: SECTION1 010: SECTION2 011: SECTION3 100: SECTION4 101: SECTION5 110: SECTION6 111: SECTION7
-	bit3	-	-
IRP<1:0>	bit5-4	R/W	存储体选择位（间接寻址） 00: SECTION0/1 01: SECTION2/3 10: SECTION4/5 11: SECTION6/7
-	bit7-6	-	-

注：执行 SECTION 指令会改变 RP 的值，但不影响 IRP。

第 4 章 输入/输出端口

4.1 概述

PA0	支持	支持	支持	支持弱上拉 N_PAPU0
PA1	支持	支持	支持	支持弱上拉 N_PAPU1
PA2	支持	支持	支持	支持弱上拉 N_PAPU2
PA3	支持	支持	支持	支持弱上拉 N_PAPU3
PA4	支持	支持	支持	支持弱上拉 N_PAPU4
PA5	支持	支持	支持	支持弱上拉 N_PAPU5
PA6	支持	支持	支持	支持弱上拉 N_PAPU6
PA7	支持	支持	支持	支持弱上拉 N_PAPU7
PB0	支持	支持	支持	支持弱上拉 N_PBPU0
PB1	-	支持	支持	支持弱上拉 N_PBPU1
PB2	-	支持	支持	支持弱上拉 N_PBPU2
PB3	-	支持	支持	支持弱上拉 N_PBPU3
PB4	支持	支持	支持	支持弱上拉 N_PBPU4
PB5	支持	支持	支持	支持弱上拉 N_PBPU5
PB6	支持	支持	支持	支持弱上拉 N_PBPU6
PB7	支持	支持	支持	支持弱上拉 N_PBPU7
PC0	-	支持	支持	支持弱上拉 N_PCPU0
PC1	支持	支持	支持	支持弱上拉 N_PCPU1
PC2	支持	支持	支持	支持弱上拉 N_PCPU2
PC3	-	支持	支持	支持弱上拉 N_PCPU3
PC4	-	支持	支持	支持弱上拉 N_PCPU4
PC5	-	支持	支持	支持弱上拉 N_PCPU5
PC6	支持	支持	支持	支持弱上拉 N_PCPU6
PC7	支持	支持	支持	支持弱上拉 N_PCPU7
PE0	-	支持	支持	支持弱上拉 N_PEPU0
PE1	-	-	支持	支持弱上拉 N_PEPU1
PE2	-	-	支持	支持弱上拉 N_PEPU2
PE3	-	-	支持	支持弱上拉 N_PEPU3
PE4	-	-	支持	支持弱上拉 N_PEPU4

表 4-1 输入/输出端口弱上拉配置表

注：各 I/O 端口特性

1. 所有 I/O 端口都是 TTL SMT 输入和 CMOS 输出驱动，支持输入弱上拉控制，当端口设置为输出时，内部弱上拉自动禁止。
2. 每个端口都有相应的控制寄存器 PxT，来进行输入/输出控制。若 PxT 置 1，则 I/O 端口为输入状态，若 PxT 置 0，则 I/O 端口为输出状态。
3. 当 I/O 管脚处于输出状态时，管脚电平由 Px 寄存器决定。1 为高电平，0 为低电平。
4. 当 I/O 管脚处于输入状态时，管脚电平状态可由 Px 寄存器读取。
5. 支持管脚复用，具体说明及设置请参考《管脚说明》章节。

4.2 结构框图




图 4-1 输入/输出端口结构图

4.3 外部中断

4.3.1 外部端口中断 (PINT)

I/O 端口支持外部端口中断。当外部输入端口信号发生变化，并且变化边沿满足触发条件时，将产生外部端口中断 PINTx。触发条件可由 PEG (BSET<6>) 选择为上升沿触发或者下降沿触发。外部端口中断可由 PIEx 使能。中断产生将影响相应的中断标志 PIFx。

PB0	PINT0	PINT0	PIE0	PEG	PIF0
PB1	PINT1	PINT1	PIE1	PEG	PIF1
PB2	PINT2	PINT2	PIE2	PEG	PIF2
PB3	PINT3	PINT3	PIE3	PEG	PIF3

表 4-2 外部端口中断

4.3.2 外部按键中断 (KINT)

I/O 端口支持外部按键中断。当外部按键输入端口 KINx 中，任何一个按键输入信号发生电

平变化时，将产生外部按键中断 KINT。外部按键中断可由 KIE 使能。中断产生将影响中断标志 KIF。清除按键中断标志位前，必须对 PB 端口进行一次读操作，否则按键中断标志位无法被清除。

PB4	KIN0	KINT	KIE	KIF
PB5	KIN1			
PB6	KIN2			
PB7	KIN3			

表 4-3 外部按键中断

4.4 特殊功能寄存器

地址	PA: 005H,105H,205H,305H PB: 006H,106H,206H,306H PC: 007H,107H,207H,307H PE: 009H,109H,209H,309H			
复位值	xxxx xxxx			
Px<7:0>	bit7-0	R/W	Px 端口电平状态 0: 低电平 1: 高电平	

地址	PAT: 085H,185H,285H,385H PBT: 086H,186H,286H,386H PCT: 087H,187H,287H,387H PET: 089H,189H,289H,389H			
复位值	1111 1111			
PxT<7:0>	bit7-0	R/W	Px 端口输入输出状态 0: 输出状态 1: 输入状态	

地址	N_PAPU: 01AH,21AH N_PBPU: 01BH,21BH N_PCPU: 01CH,21CH N_PEPU: 09CH,29CH			
复位值	1111 1111			
N_PxPU<7:0>	bit7-0	R/ W	Px 端口弱上拉控制位 0: 弱上拉使能 1: 弱上拉禁止	

第 5 章 外设

5.1 定时器/计数器模块 (Timer/Counter)

5.1.1 8 位定时器/计数器 (T8N)

5.1.1.1 概述

- 支持定时器模式（时钟源为系统时钟四分频 ($F_{osc}/4$)）
- 支持计数器模式（时钟源为外部计数时钟 T8NCKI）
- T8N 计数器初值可任意配置
- 支持可配置预分频器
- 支持计数溢出中断 T8NIF(必须软件清零)
- T8N 在低功耗模式 (IDLE0 模式和 IDLE1 模式) 下不工作




图 5-1 T8N 内部结构图

5.1.1.2 工作模式

定时器模式	0
同步计数器模式	1

表 5-1 T8N 工作模式配置表

注: T8N 工作模式配置

1. 当 T8N 配置为定时器模式时, 若不使用预分频器时, T8N 计数器的时钟为系统时钟 4 分频($F_{osc}/4$); 若使用预分频器时, T8N 计数器的时钟为 $F_{osc}/4$ 分频后的输出信号。
2. 当 T8N 配置为计数器模式时, T8N 计数器的时钟为外部输入时钟 T8NCKI, 内部相位时钟 p2 和 p4 将对 T8NCKI 进行时钟同步。所以 T8NCKI 必须保持高电平或者低电平时间至少一个机器周期。通过 T8NSE (BSET<4>) 选择 T8N 计数器, 对外部时钟的上升沿或下降沿进行计数。另外, T8NCKI 所在 IO 端口必须配置为输入状态。

5.1.1.3 预分频器

Fosc/4	1	-
(Fosc/4)/2	0	000
(Fosc/4)/4	0	001
(Fosc/4)/8	0	010
(Fosc/4)/16	0	011
(Fosc/4)/32	0	100
(Fosc/4)/64	0	101
(Fosc/4)/128	0	110
(Fosc/4)/256	0	111

表 5-2 T8N 预分频器配置表

注：当 PSA=0(BSET<3>)时，预分频器被分配给 T8N 使用。此时，任何对 T8N 计数器的写操作都会清零预分频器，但不影响预分频器的分频比。预分频器的计数值无法读写，分频比可由 PS<2:0>(BSET<2:0>)进行设置。

5.1.1.4 中断标志

T8N 提供了一个溢出中断标志。当 T8N 寄存器递增计数，计数值由 FFH 变为 00H 时，T8N 寄存器发生溢出，T8NIF 位 (INTC0<2>) 置 1，如果 T8NIE 位 (INTC0<5>) 使能，并且全局中断 GIE_GIEH 位使能，则产生 T8N 溢出中断，否则中断不被响应。在重新使能这个中断之前，为了避免误触发中断，T8NIF 位必须软件清零。在 CPU 进入休眠模式后，T8N 模块不工作，因此不产生中断。

5.1.2 8位PWM时基定时器 (T8P1/T8P2/T8P3/T8P4)

5.1.2.1 概述

- 支持定时器模式（时钟源为系统时钟四分频 ($F_{osc}/4$)）
- 支持可配置预分频器和可配置后分频器
- 支持 T8Px 计数器初值可配置
- 支持 T8PxP 周期寄存器可配置
- T8Px 支持中断产生 T8PxIF (必须软件清零)
- 支持 PWM 脉宽调制扩展功能
- T8Px 在低功耗模式下不工作




图 5-2 T8Px 内部结构图

5.1.2.2 工作模式

定时器模式	-	-	-	-	1
TE1PWM 扩展功能	11XX	1	-	-	1
TExPWM 扩展功能	-	-	1	1	1

备注：本表中的 TExPWM 代表 TE2PWM, TE3PWM, TE4PWM。

表 5-3 T8P1 工作模式配置表

注：T8P1 工作模式配置

1. T8P1 支持定时器模式，若不使用预分频器，T8P1 计数器的时钟为系统时钟 4 分频($F_{osc}/4$)；若使用预分频器时，T8P1 计数器的时钟为 $F_{osc}/4$ 分频后的输出信号。当计数器的计数值与周期寄存器内的值匹配时，T8P1 将产生匹配中断，并清零计数器。
2. T8P1 支持脉宽调制扩展功能，配置 TE1M(TE1C<3:0>)和 TE1TBS(TE1C<7>)，T8P1 将作为 TE1PWM 的时基定时器；配置 TE2E(TE2C<3>)和 TE2TBS(TE2C<7>)，T8P1 将作为 TE2PWM 的时基定时器；配置 TE3E(TE3C<3>)和 TE3TBS(TE3C<7>)，T8P1 将作为 TE3PWM 的时基定时器；配置 TE4E(TE4C<3>)和 TE4TBS(TE4C<7>)，T8P1 将作为 TE4PWM 的时基定时器。
3. T8P1 可以同时支持多个脉宽调制扩展功能，此时 TE1PWM,TE2PWM, TE3PWM, TE4PWM 将共享 T8P1 作为时基定时器。

定时器模式	-	-	-	-	1
TE1PWM 扩展功能	11xx	0	-	-	1
TE2PWM 扩展功能	-	-	1	0	1

表 5-4 T8P2 工作模式配置表

注: T8P2 工作模式配置

1. T8P2 支持定时器模式, 若不使用预分频器, T8P2 计数器的时钟为系统时钟 4 分频(Fosc/4); 若使用预分频器时, T8P2 计数器的时钟为 Fosc/4 分频后的输出信号。当计数器的计数值与周期寄存器内的值匹配时, T8P2 将产生匹配中断, 并清零计数器。
2. T8P2 支持脉宽调制扩展功能, 配置 TE1M(TE1C<3:0>)和 TE1TBS(TE1C<7>), T8P2 将作为 TE1PWM 的时基定时器; 配置 TE2E(TE2C<3>)和 TE2TBS(TE2C<7>), T8P2 将作为 TE2PWM 的时基定时器。
3. T8P2 可以同时支持多个脉宽调制扩展功能, 此时 TE1PWM 和 TE2PWM 将共享 T8P2 作为时基定时器。

定时器模式	-	-	1
TE3PWM 扩展功能	1	0	1

表 5-5 T8P3 工作模式配置表

注: T8P3 工作模式配置

1. T8P3 支持定时器模式, 若不使用预分频器, T8P3 计数器的时钟为系统时钟 4 分频(Fosc/4); 若使用预分频器时, T8P3 计数器的时钟为 Fosc/4 分频后的输出信号。当计数器的计数值与周期寄存器内的值匹配时, T8P3 将产生匹配中断, 并清零计数器。
2. T8P3 支持脉宽调制扩展功能, 配置 TE3E(TE3C<3>)和 TE3TBS(TE3C<7>), T8P3 将作为 TE3PWM 的时基定时器。

定时器模式	-	-	1
PWM4 扩展功能	1	0	1

表 5-6 T8P4 工作模式配置表

注: T8P4 工作模式配置

1. T8P4 支持定时器模式, 若不使用预分频器, T8P4 计数器的时钟为系统时钟 4 分频(Fosc/4); 若使用预分频器时, T8P4 计数器的时钟为 Fosc/4 分频后的输出信号。当计数器的计数值与周期寄存器内的值匹配时, T8P4 将产生匹配中断, 并清零计数器。
2. T8P4 支持脉宽调制扩展功能, 配置 TE4E(TE4C<3>)和 TE4TBS(TE4C<7>), T8P4 将作为 TE4PWM 的时基定时器。(仅 HR7P195 28PIN 和 HR7P195 32PIN 支持 TE4PWM 功能)

5.1.2.3 预分频器和后分频器

Fosc/4	00
(Fosc/4)/4	01
(Fosc/4)/16	1x

表 5-7 T8P1/T8P2/T8P3/T8P4 预分频器配置表

计数器与周期寄存器匹配 1 次	0000
计数器与周期寄存器匹配 2 次	0001
计数器与周期寄存器匹配 3 次	0010
计数器与周期寄存器匹配 4 次	0011
计数器与周期寄存器匹配 5 次	0100
计数器与周期寄存器匹配 6 次	0101
计数器与周期寄存器匹配 7 次	0110
计数器与周期寄存器匹配 8 次	0111
计数器与周期寄存器匹配 9 次	1000
计数器与周期寄存器匹配 10 次	1001
计数器与周期寄存器匹配 11 次	1010
计数器与周期寄存器匹配 12 次	1011
计数器与周期寄存器匹配 13 次	1100
计数器与周期寄存器匹配 14 次	1101
计数器与周期寄存器匹配 15 次	1110
计数器与周期寄存器匹配 16 次	1111

表 5-8 T8P1/T8P2/T8P3/T8P4 后分频器配置表

注：T8Px 包括 1 个可配置预分频器和 1 个可配置后分频器。预分频器与后分频器的计数值都无法读写，修改 T8Px 的控制寄存器或计数器，都会把预分频器和后分频器清零。

5.1.2.4 中断标志

T8Px 支持可配置周期寄存器 T8PxP 和可配置计数器 T8Px。当 T8Px 计数器的计数值递增到与周期寄存器 T8PxP 的值相等时，产生一次匹配信号。后分频器会对这一匹配信号进行计数，当满足后分频器的设定值时，T8PxIF 置 1，如果 T8PxIE 使能，且外设中断 PEIE_GIEL 和全局中断 GIE_GIEH 使能，则产生 T8Px 中断，否则中断不被响应。在重新使能这个中断之前，为了避免误触发中断，T8PxIF 位必须软件清零。在 CPU 进入低功耗休眠模式后，T8Px 不工作，因此不产生中断。

5.1.3 16位定时器/计数器 (T16G)

5.1.3.1 概述

- 支持定时器模式（时钟源为系统时钟四分频 ($F_{osc}/4$)）
- 支持计数器模式（时钟源为 T16GCKI 或者 LP 振荡器 T16GOSC）
- 支持同步计数模式和异步计数模式
- 支持可配置 16 位计数器 (T16GL/T16GH)
- 支持可配置预分频器
- 支持门控设计，通过门控信号控制 T16G 定时/计数
- 支持计数溢出中断 T16GIF。
- 芯片低功耗模式下，异步计数模式可保持工作，并可产生中断唤醒 CPU
- 通过定时器/计数器扩展模块，支持捕捉功能扩展
- 通过定时器/计数器扩展模块，支持比较器功能扩展




图 5-3 T16G 定时器/计数器内部结构图

5.1.3.2 工作模式

定时器模式	0	-	-	0000
T16GCKI 同步计数模式	1	0	0	0000
T16GCKI 异步计数模式	1	1	0	0000
T16GOSC 同步计数模式	1	0	1	0000
T16GOSC 异步计数模式	1	1	1	0000
捕捉扩展功能	-	-	-	0100~0111
比较扩展功能	-	-	-	1000~1011

表 5-9 T16G 工作模式配置表

(Fosc/4 或 T16GCKI 或 T16GOSC) /1	00
(Fosc/4 或 T16GCKI 或 T16GOSC) /2	01
(Fosc/4 或 T16GCKI 或 T16GOSC) /4	10
(Fosc/4 或 T16GCKI 或 T16GOSC) /8	11

表 5-10 T16G 预分频器配置表

注: T16G 工作模式配置

当 T16G 配置为定时器模式时, T16G 计数器的时钟源为系统时钟 4 分频(Fosc/4)。

当 T16G 配置为同步计数器模式(T16GCKI 或 T16GOSC)时, 系统时钟 4 分频 p4 将对外部时钟进行时钟同步。外部时钟必须满足一定的要求, 当预分频比是 1:1 时, 外部时钟的输入与预分频器的输出相同, 所以要求外部时钟信号的高或低脉冲时间至少保持一个机器周期, 小于 1 个机器周期的脉冲可能会丢失。另外, 进入休眠模式后, 由于无法对外部时钟进行时钟同步, 所以 T16G 无法工作。

当 T16G 配置为异步计数器模式(T16GCKI 或 T16GOSC)时, T16G 异步计数器在进入休眠模式后, 能继续工作并在溢出时产生中断, 该中断能够唤醒 CPU。

当使能 T16GOSC 时, 可外接频率为 32KHz 的 LP 振荡器。

当 T16G 配置为定时器模式, 同步计数模式或异步计数模式时, 都可以支持捕捉扩展功能和比较扩展功能, T16G 计数器的时钟由该模式决定。

5.1.3.3 门控设计




图 5-4 T16G 门控计数示意图

5.1.4 定时器/计数器扩展模块 (TEx)

5.1.4.1 TEx概述

本芯片包含 4 组定时器/计数器扩展模块 TE1/ TE2/ TE3/ TE4。

- TE1 支持 T16G 捕捉功能扩展、比较器功能扩展
- TE1~TE4 支持 PWM 脉宽调制扩展功能

5.1.4.2 T8Px脉宽调制扩展功能(TE1PWM/TE2PWM/TE3PWM/TE4PWM)




图 5-5 脉宽调制扩展功能的内部结构图 (TE1PWM)




图 5-6 脉宽调制扩展功能的内部结构图 (TE2PWM)




图 5-7 脉宽调制扩展功能的内部结构图 (TE3PWM)




图 5-8 脉宽调制扩展功能的内部结构图 (TE4PWM)

注：脉宽调制扩展功能寄存器介绍

1. **TE_xL** 为高 8 位占空比缓冲器，临时存放占空比值，可以随时修改。
2. **TE_xH** 为高 8 位占空比寄存器，参与占空比的比较。每当完成 1 个周期的 PWM 输出后，将 **TE_xL** 内的占空比值移入 **TE_xH** 内，该值将决定下个 PWM 的高 8 位占空比精度。
3. **TE1C<5:4>/TE2C<5:4>/TE3C<5:4>/ TE4C<5:4>** 为低 2 位占空比寄存器（不支持缓冲器），修改后将立即变更低 2 位 PWM 精度。
4. **T8P1P/T8P2P/T8P3P/T8P4P** 为 PWM 周期寄存器，该寄存器提供 8 位精度，如果需 10 位精度，则需对 **TE_xPWML(TE_xC<5:4>)** 进行配置。
5. **TE1PWM/TE2PWM/TE3PWM/TE4PWM** 都内置 2 位精度计数器，计数频率为 **Fosc**。该精度计数器不可见。
6. **T8P1/T8P2/T8P3/T8P4** 为 PWM 波形输出计数器，计数频率必须为 **Fosc/4**。
7. **TE4PWM** 仅 HR7P195 28PIN 和 HR7P195 32PIN 支持。

TE1PWM	TE1TBS (TE1C<7>)	1	T8P1
		0	T8P2
TE2PWM	TE2TBS (TE2C<7>)	0	T8P2
		1	T8P1
TE3PWM	TE3TBS (TE3C<7>)	0	T8P3
		1	T8P1
TE4PWM	TE4TBS (TE4C<7>)	0	T8P4
		1	T8P1

表 5-11 TExPWM 时基配置表

注：脉宽调制扩展功能时基选择

1. TE1TBS/TE2TBS/TE3TBS/TE4TBS 分别选择各自的时基定时器。
2. 当 TE1PWM/TE2PWM/TE3PWM/TE4PWM 选择相同的时基定时器时，将共享时基。此时 PWM 输出周期相同，但占空比由各自的 TE1L/TE2L/TE3L/ TE4L 和 TE1C<5:4>/TE2C<5:4>/TE3C<5:4>/TE4C<5:4>决定。




图 5-9 TE1PWM/TE2PWM/TE3PWM/TE4PWM 输出示意图

注：脉宽调制扩展功能波形输出

1. PWM 输出波形支持 8 位精度的周期和 10 位精度的占空比。
2. TE1PWM/TE2PWM/TE3PWM/PWM4 输出 PWM 波形，必须将 TE1PWM/TE2PWM/TE3PWM/TE4PWM 所在端口设置为输出状态。
3. PWM 脉宽 = $(TExL:TExC<5:4>) \times Tosc \times (T8Px \text{ 分频比})$
4. PWM 周期 = $(T8PxP+1) \times (4 \times Tosc) \times (T8Px \text{ 分频比})$
5. PWM 占空比 = $[TExL:TExC<5:4>] / [(T8PxP+1) \times 4]$
6. 注 3 和注 4 提到的 T8Px 分频比是指 T8PX 的预分频比，在 PWM 模式中后分频是不影响 PWM 脉宽和周期。

5.1.4.3 T16G捕捉功能扩展




图 5-10 捕捉扩展功能的内部结构图

捕捉 TE1CI 每 1 个脉冲下降沿	0100
捕捉 TE1CI 每 1 个脉冲上升沿	0101
捕捉 TE1CI 每 4 个脉冲上升沿	0110
捕捉 TE1CI 每 16 个脉冲上升沿	0111

表 5-11 捕捉扩展功能配置表

注：捕捉扩展功能配置

当 $TE1M<3:0>=0100\sim0111$ 时，TE1 配置为捕捉扩展功能。TE1 对 TE1CI 输入信号进行实时监测。当 TE1CI 的状态变化符合捕捉条件时，TE1 将 T16G 计数器(T16GL 和 T16GH)的计数值捕捉到 16 位 TE1 寄存器(TE1H 和 TE1L)中，此时 TE1 寄存器将作为捕捉缓冲寄存器。若 TE1 寄存器内的捕捉值没有被及时读取，那么在下一次捕捉条件满足时，新的捕捉值会覆盖原来的值。

TE1 支持 4 种捕捉条件：捕捉每 1 个下降沿脉冲、捕捉每 1 个上升沿脉冲、捕捉每 4 个上升沿脉冲以及捕捉每 16 个上升沿脉冲。

TE1 支持一个边沿计数器，在非捕捉模式时，边沿计数器不工作；在禁止捕捉扩展功能时，边沿计数器会被清零，但在 4 种捕捉扩展功能间相互切换时，边沿计数器不会被清零。因此，若在捕捉扩展功能间相互切换后，首次捕捉可能与捕捉条件不符。

当捕捉条件满足时，TE1IF 将置“1”，若 TE1IE 使能将产生中断，中断标志位必须由软件清除。在切换 TE1 扩展功能时，可能误将 TE1IF 置“1”，因此需要先禁止 TE1IE，并将 TE1IF 清零。

配置捕捉扩展功能时，必须将 TE1CI 所在管脚设置成输入状态。在初始化 T16G 时，必须将其设置成定时器模式或者同步计数模式。

5.1.4.4 T16G 比较器功能扩展




图 5-11 比较扩展功能的内部结构图

比较匹配 TE1CO 置 “1”	1000
比较匹配 TE1CO 清 “0”	1001
比较匹配对 TE1CO 不影响	1010
比较匹配，触发特殊事件	1011

表 5-12 比较扩展功能配置表

注：比较扩展功能配置

当 $TE1M<3:0>=1000\sim1011$ 时，TE1 配置为比较扩展功能。TE1 将对 T16G 计数器(T16GL 和 T16GH)的计数值与 TE1 寄存器(TE1L 和 TE1H)内的值进行 16 位实时比较。若两值相等则对 TE1CO 进行比较匹配操作或触发特殊事件。TE1 支持 4 种比较匹配操作：比较匹配将 TE1CO 置“1”、比较匹配将 TE1CO 清“0”、比较匹配不影响 TE1CO（只产生中断标志）和触发特殊事件。

当比较匹配时，将影响中断标志 TE1IF，中断标志必须由软件清除。若使能 TE1IE，则产生中断。

当 TE1 配置为触发特殊事件模式时，若比较匹配，则硬件清零 T16G；若使能 ADC，则同时触发 ADC 转换。此模式对 TE1CO 无操作。

若需要对 TE1CO 进行比较匹配操作时，必须将 TE1CO 所在管脚设置成输出状态。

5.1.5 特殊功能寄存器

地址	001H,101H,201H,301H		
复位值	0000 0000		
T8N<7:0>	bit7-0	R/W	T8N 计数器 00 H ~ FF H

地址	T8P1: 012H,211H T8P2: 092H,292H T8P3: 112H,312H T8P4: 195H,395H		
复位值	xxxx xxxx		
T8Px<7:0>	bit7-0	R/W	T8Px 计数器 00 H ~ FF H

地址	T8P1C: 013H,213H T8P2C: 093H,293H T8P3C: 113H,313H T8P4C: 19FH,39FH		
复位值	0000 0000		
T8PxPRS <1:0>	bit1-0	R/W	T8Px 预分频器分频比选择位 00: 分频比为 1:1 01: 分频比为 1:4 1x: 分频比为 1:16
T8PxM	bit2	R/W	T8Px 使能位 0: 关闭 T8Px 1: 使能 T8Px
T8PxPOS <3:0>	bit6-3	R/W	T8Px 后分频器分频比选择位 0000: 分频比为 1:1 0001: 分频比为 1:2 0010: 分频比为 1:3 ... 1111: 分频比为 1:16
-	bit7	-	-

地址	T8P1P: 019H,219H T8P2P: 099H,299H T8P3P: 119H,319H T8P4P: 199H,399H		
复位值	1111 1111		
T8PxP<7:0>	bit7-0	R/W	T8Px 周期寄存器 00 H ~ FF H

地址	011H,211H		
复位值	0000 0000		
T16GEN	bit0	R/W	T16G 使能位 0: 禁止 T16G 1: 使能 T16G
T16GCS	bit1	R/W	T16G 模式选择位 0: 定时器模式 (Fosc/4) 1: 计数器模式 (T16GCKI 或 T16GOSC)
T16GSYN	bit2	R/W	T16G 外部时钟同步选择位(计数器模式有效) 0: 同步外部时钟输入 1: 不同步外部时钟输入
T16GOSCEN	bit3	R/W	T16G 振荡器使能位 (计数器模式有效) 0: 禁止 T16G 振荡器 (使用 T16GCKI) 1: 使能 T16G 振荡器 (使用 T16GOSC)
T16GPRS <1:0>	bit5-4	R/W	T16G 预分频选择位 00 = 1:1 01 = 1:2 10 = 1:4 11 = 1:8
T16GGE	bit6	R/W	T16G 门控使能位 0: 禁止 T16G 门控 1: 使能 T16G 门控
T16GGINV	bit7	R/W	T16G 门控信号电平选择位 0: T16GGI 为低电平时计数 1: T16GGI 为高电平时计数

地址	00FH,20FH		
复位值	xxxx xxxx		
T16GL<7:0>	bit7-0	R/W	T16G 计数器<7:0> 00 H ~ FF H

地址	010H,210H		
复位值	xxxx xxxx		
T16GH<7:0>	bit7-0	R/W	T16G 计数器<15:8> 00 H ~ FF H

地址	TE1L: 016H,216H TE2L: 096H,296H TE3L: 116H,316H TE4L: 196H,396H		
复位值	0000 0000		
TExL<7:0>	bit7-0	R/W	TEx 寄存器<7:0> 00 H ~ FF H

地址	TE1H: 017H,217H TE2H: 097H,297H TE3H: 117H,317H TE4H: 197H,397H		
复位值	0000 0000		
TExH<7:0>	bit7-0	R/W	TEx 寄存器<15:8> 00 H ~ FF H

地址	018H,218H		
复位值	0000 0000		
TE1M<3:0>	bit3-0	R/W	<p>TE1 扩展模式选择位</p> <p>0000: 禁止 TE1 模块</p> <p>0100: 捕捉每 1 个 TE1CI 脉冲下降沿</p> <p>0101: 捕捉每 1 个 TE1CI 脉冲上升沿</p> <p>0110: 捕捉每 4 个 TE1CI 脉冲上升沿</p> <p>0111: 捕捉每 16 个 TE1CI 脉冲上升沿</p> <p>1000: 比较匹配, TE1CO 置 “1”</p> <p>1001: 比较匹配, TE1CO 清 “0”</p> <p>1010: 比较匹配, 不影响 TE1CO</p> <p>1011: 比较匹配, 触发特别事件</p> <p>11xx: 脉宽调制 PWM 输出</p>
TE1PWML <1:0>	bit5-4	R/W	低 2 位 TE1PWM 占空比精度
-	bit6	-	-
TE1TBS	bit7	R/W	<p>TE1PWM 时基选择位</p> <p>0: PWM 时基为 T8P1</p> <p>1: PWM 时基为 T8P2</p>

地址	TE2H: 098H,298H TE3H: 118H,318H TE4H: 198H,398H		
复位值	0x00 0000		
-	bit2-0	-	-
TExE	bit3	R/W	<p>TE2PWM/TE3PWM/TE4PWM 扩展功能使能位</p> <p>0: 禁止 PWMx 扩展功能</p> <p>1: 使能 PWMx 扩展功能</p>
TExPWML <1:0>	bit5-4	R/W	低 2 位 PWM2/TE3PWM/PWM4 占空比精度
-	bit6	-	-
TExTBS	bit7	R/W	<p>TE2PWM/TE3PWM/TE4PWM 时基选择位</p> <p>0: PWM 时基为 T8P2(TE2PWM), T8P3(TE3PWM), T8P4(TE4PWM)</p> <p>1: PWM 时基为 T8P1</p>

5.2 模/数转换器模块 (ADC)

5.2.1 概述

- 支持 12 个模拟输入端。(HR7P195 32pin 支持)
- 支持 8 个模拟输入端。(HR7P195 28pin 和 HR7P195 20pin 支持)
- 支持 10 位采样精度，能将模拟信号转换成 10 位数字信号。
- 支持 10 位转换结果，高位对齐放置或低位对齐放置。
- 支持 ADC 中断标志 ADIF，必须软件清零。
- 支持可配置参考电压，可选择外部输入 ADVREF 或者 VDD 作为参考电压。
- 支持可配置 AD 转换时钟，时钟源为 ADC RC 时钟时，中断可唤醒 IDLE 模式。




图 5-12 ADC 内部结构图

5.2.2 AD 通道选择

AIN0	0000/1100	支持	支持	支持
AIN1	0001/1101	支持	支持	支持
AIN2	0010/1110	支持	支持	支持
AIN3	0011/1111	支持	支持	支持
AIN4	0100	支持	支持	支持
AIN5	0101	支持	支持	支持
AIN6	0110	支持	支持	支持
AIN7	0111	支持	支持	支持
AIN8	1000	-	-	支持
AIN9	1001	-	-	支持
AIN10	1010	-	-	支持
AIN11	1011	-	-	支持

表 5-13 AD 通道配置表

注：配置 AD 输入通道前，必须将 AINx 所在管脚设置为模拟端口，即 ANSELx 清零。

5.2.3 AD转换时钟配置

Fosc/2	00
Fosc/8	01
Fosc/32	10
AD_RC 时钟(250KHz)	11

表 5-14 AD 转换时钟配置表

5.2.4 AD时序特征示意图




图 5-13 ADC 时序特征示意图

5.2.5 AD应用例程

应用例程：对模拟输入通道 0(AIN0)进行模数转换

```

SECTION 1
BCC      ANSEL, 0          ; AIN0 所在端口配置为模拟端口
BCC      ADCC1, ADFM       ; 转换结果低位对齐放置

SECTION 0
MOVI    0X01
MOVA    ADCC0              ; 使能 ADC 转换器, 选中通道 0
BSS     ADCC0, ADTRG       ; 触发 ADC 转换

AD_WAIT
JBC     ADCC0, ADTRG       ; 等待 ADC 转换完成
GOTO    AD_WAIT
MOV     ADCRH, 0            ; 读取高 2 位转换结果
...
MOV     ADCRL, 0            ; 读取低 8 位转换结果

```

注：ADC 中断可以唤醒 IDLE 模式。但在启动 ADC (ADTRG) 和执行 IDLE 指令之间必须保证 2 条指令的时间，可以使用 2 条 NOP 指令。

5.2.6 特殊功能寄存器

地址	01DH,21DH		
复位值	xxxx xxxx		
ADCRL <7:0>	bit7-0	R/W	A/D 转换结果<7:0> 00H ~ FFH

地址	01EH,21EH		
复位值	xxxx xxxx		
ADCRH <7:0>	bit7-0	R/W	A/D 转换结果<15:8> 00H ~ FFH

地址	01FH,21FH		
复位值	0000 0000		
ADEN	bit0	R/W	A/D 转换使能位 0: 关闭 A/D 转换器 1: 使能 A/D 转换器
ADTRG	bit1	R/W	A/D 转换状态位 0: A/D 未进行转换, 或 A/D 转换已完成 1: A/D 转换正在进行, 该位置 1 启动 A/D 转换
ADCS<1:0>	bit3-2	R/W	A/D 时钟选择位 00 = Fosc/2 01 = Fosc/8 10 = Fosc/32 11 = AD_RC 时钟 (250KHz)
ADCHS<3:0>	bit7-4	R/W	A/D 模拟通道选择位 0000 = 通道 0 (AIN0) 0001 = 通道 1 (AIN1) 0010 = 通道 2 (AIN2) 0011 = 通道 3 (AIN3) 0100 = 通道 4 (AIN4) 0101 = 通道 5 (AIN5) 0110 = 通道 6 (AIN6) 0111 = 通道 7 (AIN7) 1000 = 通道 8 (AIN8) 1001 = 通道 9 (AIN9) 1010 = 通道 10 (AIN10) 1011 = 通道 11 (AIN11)

注：只有当 ADEN (ADCC0[0])置 1 后，才能对 ADTRG (ADCC0[1])置 1，启动 A/D 转换。可参考上述例程的设置方法。

地址	09FH,29FH		
复位值	0000 0000		
ANSEL<11:8>	bit3-0	R/W	AIN<11:8>端口数模选择位 0: 模拟端口 1: 数字端口
-	bit5-4	-	-
ADVREF	bit6	R/W	A/D 参考电压选择位 0: 内部电源电压 VDD 1: 外部参考电压 ADVREF
ADFM	bit7	R/W	A/D 转换数据放置格式选择位 0: ADCRH<7:0>, ADCRL<7:6> 1: ADCRH<1:0>, ADCRL<7:0>

地址	09EH,29EH		
复位值	0000 0000		
ANSEL<7:0>	bit7-0	R/W	AIN7-AINO 端口数模选择位 0: 模拟端口 1: 数字端口

5.3 通用异步接收发送器 (UART1/URAT2)

5.3.1 概述

- 支持两路异步接收器和异步发送器。(HR7P195 32pin 和 HR7P195 28pin 支持)
- 支持一路异步接收器和异步发送器。(HR7P195 20pin 支持)
- 支持 8/9 位数据格式。
- 支持全双工模式。
- 支持高速模式和低速模式，传输波特率可配置。
- 支持接收中断标志，必须软件清零。
- 支持发送中断标志，必须软件清零。
- 兼容 RS-232/RS-442/RS-485 的通讯接口。

□

5.3.2 内部结构图




图 5-14 UARTx 内部结构图

5.3.3 波特率配置

低速模式	$F_{osc}/(64 \times (BRxR<7:0>+1))$	0
高速模式	$F_{osc}/(16 \times (BRxR<7:0>+1))$	1

表 5-15 UARTx 波特率配置表

5.3.4 传输数据格式




图 5-15 UARTx 数据格式示意图

5.3.5 异步发送器

异步发送器发送数据时，起始位(Start)和结束位(Stop)由芯片内部产生，用户只需要使能异步发送器，并将所要发送的数据写入 TXxB 和 TXxR8 内，就能实现异步发送，异步发送器还可以实现数据连续发送。操作流程图如下：




图 5-16 UARTx 发送器操作流程图

5.3.6 异步接收器

异步接收器接收数据时，用户可以查询 RXxIF 中断标志位，来判断是否收到完整的一帧数据，并通过读取 RXxB 和 RXxR8 获得数据。芯片内部提供 2 级 9 位 FIFO 作为接收数据缓冲区，若用户在第三个数据接收完毕前，未读取 RXxB，则溢出标志位 OERRx 将置 1。FERRx 在用户未接收到结束位 Stop 时置 1。操作流程图如下：




图 5-17 UARTx 接收器操作流程图

5. 3. 7 特殊功能寄存器

地址	11AH,31AH 19AH,39AH		
复位值	0000 0000		
RXxB<7:0>	bit7-0	R/W	接收数据寄存器 00H ~ FFH

地址	11BH,31BH 19BH,39BH		
复位值	0000 000x		
RXxR8	bit0	R	第 9 位接收数据位 0: 第 9 位数据为 0 1: 第 9 位数据为 1
FERRx	bit1	R	帧格式错标志位 0: 无帧格式错误 1: 帧格式错 (读 RXxB, 该位被刷新)
OERRx	bit2	R	接收溢出标志位 0: 无溢出错误 1: 有溢出错误 (清 RXxEN 位可将此位清除)
-	bit5-3	-	-
RXxLEN	bit6	R/W	接收器数据格式选择位 0: 8 位数据接收格式 1: 9 位数据接收格式
RXxEN	bit7	R/W	接收器使能位 0: 禁止 1: 使能

地址	11CH,31CH 19CH,39CH		
复位值	0000 0000		
TXxB<7:0>	bit7-0	R/W	发送数据寄存器 00H ~ FFH

地址	11DH,31DH 19DH,39DH		
复位值	0000 0010		
TXxR8	bit0	R/W	第 9 位发送数据 0: 第 9 位数据为 0 1: 第 9 位数据为 1
TRMTx	bit1	R	发送移位寄存器 (TXxR) 空标志位 0: TXxR 不空 1: TXxR 空
-	bit4-2	-	-
BRGHx	bit5	R/W	波特率模式选择位 0: 低速模式 1: 高速模式
TXxLEN	bit6	R/W	发送器数据格式选择位 0: 8 位数据格式 1: 9 位数据格式
TXxEN	bit7	R/W	发送器使能位 0: 禁止 1: 使能

地址	11EH,31EH 19EH,39EH		
复位值	0000 0000		
BRxR	bit7-0	R/W	UART 波特率设置 00H ~ FFH

第 6 章 特殊功能及操作特性

6.1 系统时钟及振荡器

6.1.1 概述

◆ 系统时钟

- 内部 RC 时钟 (16MHz)，支持时钟校准，校准值存放在内部时钟校准寄存器 CALR 中，应用过程中不要对 CALR 寄存器执行写操作，否则会覆盖默认的时钟校准值。
- 外部 EXTCLK 时钟输入。
- 外部 RC 时钟。
- 外部 HS 晶体振荡器。
- 外部 XT 晶体振荡器。
- 外部 LP 晶体振荡器。

◆ 内部 WDT RC 时钟 (32KHz)

- WDT_RC 时钟源。

◆ 内部 ADC RC 时钟 (250KHz)

- ADC_RC 时钟源。




图 6-1 系统时钟内部结构图

6.1.2 系统时钟配置

000	内部时钟 (INTOSCIO)	I/O	I/O
001	内部时钟 (INTOSC)	CLKO	I/O
010	外部灌时钟 (EXTCLK)	I/O	CLKI
011	外部 RC 振荡器 (RCIO)	I/O	OSC1
100	外部 RC 振荡器 (RC 模式)	CLKO	OSC1
101	外部 LP 振荡器 (LP 模式)	OSC2	OSC1
110	外部 XT 振荡器 (XT 模式)	OSC2	OSC1
111	外部 HS 振荡器 (HS 模式)	OSC2	OSC1

表 6-1 主晶振配置表

000	128KHz
001	256KHz
010	512KHz
011	1MHz
100	2MHz
101	4MHz
110	8MHz
111	16MHz

表 6-2 内部时钟分频配置表

6.1.3 外部晶振电路参考

6.1.3.1 外灌时钟




图 6-2 外部灌时钟参考图

6.1.3.2 外部RC振荡器




图 6-3 外部 RC 振荡器参考图 1




图 6-4 外部 RC 振荡器参考图 2

推荐外部电阻范围	$15K \leq R_{ext} \leq 100K$
推荐外部电容范围	$20\text{pf} \leq C_{ext} \leq 300\text{pf}$
推荐振荡频率范围	$10\text{KHz} \leq f \leq 4\text{MHz}$

表 6-1 外部 RC 模式推荐参数

6.1.3.3 外部LP/XT/HS振荡器




图 6-5 外部 LP/XT/HS 振荡器参考图

注：RS 为可选配置。

LP	32KHz	33pF	33pF
	200KHz		
XT	200KHz		
	1MHz	15 ~ 33pF	15 ~ 33pF
	4MHz		
HS	8MHz	15pF	15pF
	16MHz		

表 6-3 外部 LP/XT/HS 振荡器参数参考表

注：电容数据可根据晶振频率大小、外围电路的不同作微调。

6.1.4 特殊功能寄存器

地址	094H,294H		
复位值	0110 0000		
-	bit3-0	-	-
IRCPRS <2:0>	bit6-4	R/W	内部时钟分频比选择位 000 = 128KHz 001 = 256KHz 010 = 512KHz 011 = 1MHz 100 = 2MHz 101 = 4MHz 110 = 8MHz 111 = 16MHz
-	bit7	-	-

地址	014H,214H	
CALR <7:0>	bit7-0	时钟校准值 00H ~ FFH

6.2 复位模块

6.2.1 概述

- 支持上电复位 POR (POR 复位)。
- 支持 BOR 复位。
- 支持外部端口 N_MRST 复位 (低电平有效)。
- 支持看门狗定时器 WDT 计数溢出复位。




图 6-6 系统复位内部结构图

6.2.2 复位时序图




图 6-7 上电复位时序示意图




图 6-8 低电压复位时序示意图

注：72ms 上电等待时间可以通过 PWRTEB 屏蔽。

6.2.3 低电压复位配置

11	低于 2.1V 时芯片复位
10	低于 3.5V 时芯片复位
01	低于 3.8V 时芯片复位
00	低于 4.2V 时芯片复位

6.2.4 N_MRST复位参考




图 6-9 N_MRST 复位参考电路图 1

注：采样 RC 复位，其中 $47\text{K}\Omega \leq R1 \leq 100\text{K}\Omega$ ，电容 C1 ($0.1\mu\text{F}$)，R2 为限流电阻， $0.1\text{K}\Omega \leq R2 \leq 1\text{K}\Omega$ 。




图 6-10 N_MRST 复位参考电路图 2

注：采用 PNP 三极管复位，通过 R1 (2KΩ) 和 R2 (10KΩ) 分压作为基极输入，发射极接 VDD，集电极一路通过 R3 (20KΩ) 接地，另一路通过 R4 (1KΩ) 和 C1 (0.1μF) 接地，C1 另一端作为 N_MRST 输入。

6.2.5 特殊功能寄存器

地址	08FH,28FH		
复位值	0000 1101		
N_BOR	bit0	R/W	低电压复位状态位 0: 低电压复位发生 (低电压复位后, 必须软件置位) 1: 无低电压复位发生
N_POR	bit1	R/W	上电复位状态位 0: 上电复位发生 (上电复位后, 必须软件置位) 1: 无上电复位发生
N_PD	bit2	R/W	低功耗标志位 0: 执行 IDLE 指令后清零 1: 上电复位或执行 CWDT 指令后置 1
N_TO	bit3	R/W	定时时间标志位 0: WDT 定时时间被清零 1: 上电复位或执行 CWDT、IDLE 指令后被置 1
-	bit6-4	-	-
LPMS	bit7	R/W	休眠模式选择位 0: IDLE0 模式 1: IDLE1 模式

6.3 中断处理

6.3.1 概述

- 支持 19 个中断，1 个软件中断和 18 个硬件中断 (HR7P195 32pin 和 28pin)。
- 支持 14 个中断，1 个软件中断和 13 个硬件中断 (HR7P195 20pin)。
- 支持 2 种中断模式：默认模式和向量模式

6.3.2 内部结构




图 6-11 中断控制逻辑

6.3.3 中断配置

1	SOFTINT	支持	支持	支持
2	PINT0	支持	支持	支持
3	PINT1	-	支持	支持
4	PINT2	-	支持	支持
5	PINT3	-	支持	支持
6	KINT	支持	支持	支持
7	T8NINT	支持	支持	支持
8	T8P1INT	支持	支持	支持
9	T8P2INT	支持	支持	支持
10	T8P3INT	支持	支持	支持
11	T8P4INT	支持	支持	支持
12	T16GINT	支持	支持	支持
13	TEINT	支持	支持	支持
14	TX1INT	支持	支持	支持
15	RX1INT	支持	支持	支持
16	TX2INT		支持	支持
17	RX2INT		支持	支持
18	ADINT	支持	支持	支持
19	EEINT	支持	支持	支持

表 6-5 管脚封装中断处理配置表

6.3.4 中断模式配置

默认中断模式	与 INTVEN1 不同为 1	与 INTVEN0 不同为 1
向量中断模式	1	1

表 6-6 中断处理模式配置表

注：INTC1 控制寄存器 INTVEN0 位与配置字 INTVEN1 位，必须同时为 1 才能使用向量中断模式。

6.3.5 默认中断模式

1	SOFTINT	SOFTIF	-	-	GIE_GIEH	SOFTIF 软件置 1
2	PINT0	PIF0	PIE0	-	GIE_GIEH	-
3	PINT1	PIF1	PIE1	PEIE_GIEL	GIE_GIEH	-
4	PINT2	PIF2	PIE2	PEIE_GIEL	GIE_GIEH	-
5	PINT3	PIF3	PIE3	PEIE_GIEL	GIE_GIEH	-
6	KINT	KIF	KIE	-	GIE_GIEH	-
7	T8NINT	T8NIF	T8NIE	-	GIE_GIEH	-
8	T8P1INT	T8P1IF	T8P1IE	PEIE_GIEL	GIE_GIEH	-
9	T8P2INT	T8P2IF	T8P2IE	PEIE_GIEL	GIE_GIEH	-
10	T8P3INT	T8P3IF	T8P3IE	PEIE_GIEL	GIE_GIEH	-
11	T8P4INT	T8P4IF	T8P4IE	PEIE_GIEL	GIE_GIEH	-
12	T16GINT	T16GIF	T16GIE	PEIE_GIEL	GIE_GIEH	-
13	TE1INT	TE1IF	TE1IE	PEIE_GIEL	GIE_GIEH	-
14	TX1INT	TX1IF	TX1IE	PEIE_GIEL	GIE_GIEH	-
15	RX1INT	RX1IF	RX1IE	PEIE_GIEL	GIE_GIEH	-
16	TX2INT	TX2F	TX2IE	PEIE_GIEL	GIE_GIEH	-
17	RX2INT	RX2F	RX2IE	PEIE_GIEL	GIE_GIEH	-
18	ADINT	ADIF	ADIE	PEIE_GIEL	GIE_GIEH	
19	EEINT	EEIF	EEIE	PEIE_GIEL	GIE_GIEH	

表 6-7 默认中断模式使能配置表

注：当配置为默认中断模式时，所有中断向量的入口地址均位于 0004H。用户需通过中断服务程序对各中断标志及中断使能进行判断，确认引起中断操作的中断源，从而执行相应的中断服务子程序。该模式不支持中断优先级配置。

6.3.6 向量中断模式

6.3.6.1 向量表配置

入口地址		0004H	0008H	000CH	0010H	0014H	0018H	001CH	0020H	0024H
INTV	00	软中断	IG0	IG1	IG2	IG3	IG4	IG5	IG6	IG7
	01		IG0	IG1	IG6	IG7	IG4	IG5	IG2	IG3
	10		IG4	IG5	IG2	IG3	IG0	IG1	IG6	IG7
	11		IG7	IG6	IG5	IG4	IG3	IG2	IG1	IG0

表 6-8 向量表配置表

注：当配置为向量中断模式时，系统支持中断向量表。此时，各中断源按组划分，每组中断对应一个中断向量入口地址。软中断入口地址为 0004H，优先级最高；其他硬件中断分 8 组(IG0~IG7)，配置 INTV<1:0>支持不同的向量表优先级排序，并对应 8 个中断入口地址。每组硬件中断可以分别设置高低优先级，响应中断嵌套。通过配置 IGPx 将所有硬件中断源分为高低两个优先级仲裁区。根据 INTV<1:0>的设置，对处于该仲裁区内的硬件中断组，进行优先级排序，并响应优先级最高的。高低两个优先级仲裁区分别由 GIE_GIEH 和 PEIE_GIEL 来使能。在执行低优先级中断服务程序时，可嵌套响应高优先级中断组。

6.3.6.2 中断分组配置

IG0	IGP0	KINT	-	
		PINT0	-	
IG1	IGP1	T8NINT	-	
IG2	IGP2	PINT1	-	
		PINT2	-	
		PINT3	-	
IG3	IGP3	T8NINT	-	
		T8P1INT	-	
		T8P2INT	-	
		T8P3INT	-	
		T8P4INT		
		T16GINT	-	
IG4	IGP4	TE1INT	-	
IG5	IGP5	TX1INT	-	
		RX1INT	-	
		TX2INT		
		RX2INT		
IG6	IGP6	ADINT	-	
IG7	IGP7	EEINT	-	

表 6-9 中断分组配置表

6.3.6.3 中断使能配置

1	软中断	SOFTIF	-	-	GIE_GIEH	SOFTIF 软件置 1
2	PINT0	PIF0	PIE0	0	PEIE_GIEL	-
				1	GIE_GIEH	-
3	PINT1	PIF1	PIE1	0	PEIE_GIEL	-
				1	GIE_GIEH	-
4	PINT2	PIF2	PIE2	0	PEIE_GIEL	-
				1	GIE_GIEH	-
5	PINT3	PIF3	PIE3	0	PEIE_GIEL	-
				1	GIE_GIEH	-
6	KINT	KIF	KIE	0	PEIE_GIEL	-
				1	GIE_GIEH	-
7	T8NINT	T8NIF	T8NIE	0	PEIE_GIEL	-
				1	GIE_GIEH	-
8	T8P1INT	T8P1IF	T8P1IE	0	PEIE_GIEL	-
				1	GIE_GIEH	-
9	T8P2INT	T8P2IF	T8P2IE	0	PEIE_GIEL	-
				1	GIE_GIEH	-
10	T8P3INT	T8P3IF	T8P3IE	0	PEIE_GIEL	-
				1	GIE_GIEH	-
11	T8P4INT	T8P4IF	T8P4IE	0	PEIE_GIEL	-
				1	GIE_GIEH	-
12	T16GINT	T16GIF	T16GIE	0	PEIE_GIEL	-
				1	GIE_GIEH	-
13	TE1INT	TE1IF	TE1IE	0	PEIE_GIEL	-
				1	GIE_GIEH	-
14	TX1INT	TX1IF	TX1IE	0	PEIE_GIEL	-
				1	GIE_GIEH	-
15	RX1INT	RX1IF	RX1IE	0	PEIE_GIEL	-
				1	GIE_GIEH	-
16	TX2INT	TX2IF	TX2IE	0	PEIE_GIEL	-
				1	GIE_GIEH	-
17	RX2INT	RX2IF	RXI2E	0	PEIE_GIEL	-
				1	GIE_GIEH	-
18	ADINT	ADIF	ADIE	0	PEIE_GIEL	-
				1	GIE_GIEH	-
19	EEINT	EEIF	EEIE	0	PEIE_GIEL	-
				1	GIE_GIEH	-

表 6-10 向量中断模式使能配置表

6. 3. 7 中断现场保护

中断现场保护是中断程序中一个很重要的组成部分。

指令系统中有 **PUSH** (压栈) 和 **POP** (出栈) 指令, 可以方便的实现当前工作状态的保存和恢复。A、B、PSW、PCRH 和 BKSR 寄存器, 分别有各自的两级镜像寄存器 **AS1**、**BS1**、**PSWS1**、**PCRHS1**、**BKSR1** 和 **AS0**、**BS0**、**PSWS0**、**PCRHS0**、**BKSR0**, 用于对相应寄存器的保存和恢复。镜像寄存器无物理地址, 他们只能通过 **PUSH** 和 **POP** 指令自动完成相应的保存与恢复动作, 两级镜像寄存器采用堆栈的操作方式。

6.3.8 特殊功能寄存器

地址	00CH,08CH,10CH,18CH,20CH,28CH,30CH,38CH,		
复位值	0000 0000		
KIF	bit0	R/W	外部按键中断标志位 0: 外部按键端口无电平变化 1: 外部按键端口有电平变化 (必须用软件清零)
PIFO	bit1	R/W	外部端口中断 0 标志位 0: 外部端口 0 上无电平变化 1: 外部端口 0 上有中断信号 (必须用软件清零)
T8NIF	bit2	R/W	T8N 溢出中断标志位 0: T8N 计数未溢出 1: T8N 计数溢出 (必须用软件清零)
KIE	bit3	R/W	外部按键中断使能位 0: 禁止 1: 使能
PIE0	bit4	R/W	外部端口中断 0 使能位 0: 禁止 1: 使能
T8NIE	bit5	R/W	T8N 溢出中断使能位 0: 禁止 1: 使能
PEIE_GIEL	bit6	R/W	外设中断使能位/低优先级中断使能位 0: 禁止外设中断/禁止低优先级中断 1: 使能外设中断/使能低优先级中断
GIE_GIEH	bit7	R/W	全局中断使能位/高优先级中断使能位 0: 禁止所有的中断 1: 使能所有未屏蔽的中断/使能高优先级中断

地址	090H,290H		
复位值	xxx0 0x00		
INTV<1:0>	bit1-0	R/W	中断向量表选择位, 参考下表
-	bit2	-	-
SOFTIF	bit3	R/W	软中断标志位 0: 无软中断 1: 有软中断
INTVEN0	bit4	R/W	中断向量表 0: 默认中断模式 1: 向量中断模式 (INTVEN1 必须为 1)
-	bit7-5	-	-

入口地址	0004H	0008H	000CH	0010H	0014H	0018H	001CH	0020H	0024H	
INTV	00	软中断	IG0	IG1	IG2	IG3	IG4	IG5	IG6	IG7
	01		IG0	IG1	IG6	IG7	IG4	IG5	IG2	IG3
	10		IG4	IG5	IG2	IG3	IG0	IG1	IG6	IG7
	11		IG7	IG6	IG5	IG4	IG3	IG2	IG1	IG0

地址	091H,291H		
复位值	0000 0000		
IGP<7:0>	bit7-0	R/W	IG7-IG0 中断优先级设置 0: 低优先级 1: 高优先级

地址	00EH,10EH,20EH,30EH		
复位值	0000 0000		
T16GIF	bit0	R/W	T16G 中断标志位 0: T16G 未产生中断 1: T16G 产生中断 (必须软件清零)
T8P1IF	bit1	R/W	T8P1 中断标志位 0: T8P1 未产生中断 1: T8P1 产生中断 (必须软件清零)
TE1IF	bit2	R/W	TE1 中断标志位 0: TE1 未产生中断 1: TE1 产生中断 (必须软件清零)
-	bit3	-	-
TX1IF	bit4	R	UART1 发送中断标志位 0: 发送缓冲区满 (发送未完成) 1: 发送缓冲区空 (发送完成), 写 TX1B 清零
RX1IF	bit5	R	UART1 接收中断标志位 0: 接收缓冲区空 (接收未完成) 1: 接收缓冲区满 (接收完成), 读 RX1B 清零
ADIF	bit6	R/W	ADC 中断标志位 0: 正在进行 A/D 转换 1: A/D 转换已完成 (必须用软件清零)
EEIF	bit7	R/W	FLASH 擦写完成中断标志位 0: FLASH 擦写未完成 1: FLASH 擦写完成 (必须用软件清零)

地址	08EH,18EH,28EH,38EH		
复位值	0000 0000		
T16GIE	bit0	R/W	T16G 中断使能位 0: 禁止 1: 使能
T8P1IE	bit1	R/W	T8P1 中断使能位 0: 禁止 1: 使能
TE1IE	bit2	R/W	TE1 中断使能位 0: 禁止 1: 使能
-	bit3	-	-
TX1IE	bit4	R/W	UART1 发送中断使能位 0: 禁止 1: 使能
RX1IE	bit5	R/W	UART1 接收中断使能位 0: 禁止 1: 使能
ADIE	bit6	R/W	ADC 中断使能位 0: 禁止 1: 使能
EEIE	bit7	R/W	FLASH 擦写完成中断使能位 0: 禁止 1: 使能

地址	015H,215H		
复位值	x00x 000x		
T8P4IF	bit0	R/W	T8P4 中断标志位 0: T8P4 未产生中断 1: T8P4 产生中断 (必须软件清零)
PIF1	bit1	R/W	外部端口中断 1 标志位 0: 外部端口 1 上无电平变化 1: 外部端口 1 上有中断信号 (必须用软件清零)
PIF2	bit2	R/W	外部端口中断 2 标志位 0: 外部端口 2 上无电平变化 1: 外部端口 2 上有中断信号 (必须用软件清零)
PIF3	bit3	R/W	外部端口中断 3 标志位 0: 外部端口 3 上无电平变化 1: 外部端口 3 上有中断信号 (必须用软件清零)
TX2IF	bit4	R	UART2 发送中断标志位 0: 发送缓冲区满 (发送未完成) 1: 发送缓冲区空 (发送完成), 写 TX2B 清零
RX2IF	bit5	R	UART2 接收中断标志位 0: 接收缓冲区空 (接收未完成) 1: 接收缓冲区满 (接收完成), 读 RX2B 清零
T8P2IF	bit6	R/W	T8P2 中断标志位 0: T8P2 未产生中断 1: T8P2 产生中断 (必须软件清零)
T8P3IF	bit7	R/W	T8P3 中断标志位 0: T8P3 未产生中断 1: T8P3 产生中断 (必须软件清零)

地址	095H,295H		
复位值	x00x 000x		
T8P4IE	bit0	R/W	T8P4 中断使能位 0: 禁止 1: 使能
PIE1	bit1	R/W	外部端口中断 1 使能位 0: 禁止 1: 使能
PIE2	bit2	R/W	外部端口中断 2 使能位 0: 禁止 1: 使能
PIE3	bit3	R/W	外部端口中断 3 使能位 0: 禁止 1: 使能
TX2IE	bit4	R/W	UART2 发送中断使能位 0: 禁止 1: 使能
RX2IE	bit5	R/W	UART2 接收中断使能位 0: 禁止 1: 使能
T8P2IE	bit5	R/W	T8P2 中断使能位 0: 禁止 1: 使能
T8P3IE	bit6	R/W	T8P3 中断使能位 0: 禁止 1: 使能

6.4 看门狗定时器

6.4.1 概述

当芯片配置字看门狗使能位 WDTEN=1 时，看门狗使能；WDTEN=0 时，禁止。当看门狗超时溢出时，芯片复位或者唤醒 IDLE 模式。使用 CWDT 指令将 WDT 计数器清零。WDT 支持一个预分频器，对 WDT 时钟源进行预分频，再将分频后的时钟信号作为 WDT 定时器的计数时钟。WDT 时钟源为内部 WDT RC 时钟（约 32KHz）的二分频。在预分频器分频比为 1:1 时，常温下（25°C）WDT 计数溢出时间为 16ms。其它工作条件下，WDT 的计数溢出时间，可参考《附录 参数特性图》章节的相关图示。




图 6-12 看门狗定时器内部结构图

6.4.2 特殊功能寄存器

请参见 2.6 节，对 BSET 寄存器的描述

6.5 低功耗操作

6.5.1 休眠

6.5.1.1 IDLE0 模式

当 LPMS = 0 时，执行 IDLE 指令，芯片进入 IDLE0 模式

- 芯片时钟源停振，内部 RC 时钟源不停振，主系统时钟暂停。
- 程序暂停、同步模块暂停、异步模块运行，器件功耗降低。
- 支持低功耗唤醒，唤醒时间可配，需计算主时钟源稳定时间。
- 所有 I/O 端口将保持进入 IDLE0 模式前的状态。
- 若使能 WDT，则 WDT 将被清零并保持运行。
- N_PD 位被清零，N_TO 位被置 1。

6.5.1.2 IDLE1 模式

当 LPMS = 1 时，执行 IDLE 指令，芯片进入 IDLE1 模式

- 芯片时钟源不停振，内部 RC 时钟源不停振，主系统时钟暂停。
- 程序暂停、同步模块暂停、异步模块运行，器件功耗降低。
- 支持低功耗唤醒，唤醒时间可配，最小 1 个机器周期。
- 所有 I/O 端口将保持进入 IDLE1 前的状态。
- 若使能 WDT，则 WDT 将被清零并保持运行。
- N_PD 位被清零，N_TO 位被置 1

6.5.2 低功耗模式配置

IDLE1 模式	1
IDLE0 模式	0

表 6-11 低功耗模式配置表

注：

1. 配置 LPMS (PWRC<7>) 选择低功耗模式，执行 IDLE 指令进入低功耗模式。为了降低功耗，所有 I/O 管脚都应保持为 VDD 或 VSS。为了避免输入管脚悬空而引入开关电流，应在外部将高阻输入的 I/O 管脚拉为高电平或低电平，N_MRST 管脚必须处于逻辑高电平。
2. WDT_RC 时钟源 (32K)，ADC_RC 时钟源 (250K) 不受 IDLE1/IDLE0 影响。

6.5.3 唤醒

概述

1	N_MRST	支持	支持	支持
2	WDT	支持	支持	支持
3	KINT	支持	支持	支持
4	PINT0	支持	支持	支持
5	PINT1	-	支持	支持
6	PINT2	-	支持	支持
7	PINT3	-	支持	支持
8	T16GINT	支持	支持	支持
9	ADINT	支持	支持	支持

表 6-12 管脚封装唤醒方式配置表

6.5.4 唤醒方式配置

1	N_MRST	-	-	-	-
2	WDT	-	-	-	WDT 溢出
3	KINT	KIE	-	默认/向量	-
4	PINT0	PIE0	-	默认/向量	-
5	PINT1	PIE1	PEIE_GIEL	默认	-
				向量	-
6	PINT2	PIE2	PEIE_GIEL	默认	-
				向量	-
7	PINT3	PIE3	PEIE_GIEL	默认	-
				向量	-
8	T16GINT	T16GIE	PEIE_GIEL	默认	异步计数模式-
				向量	
9	ADINT	ADIE	PEIE_GIEL	默认	使用 ADC_RC 时钟-
				向量	

表 6-13 唤醒方式配置表

注：低功耗唤醒与全局中断使能无关。在低功耗模式时，若外设产生中断信号，即使默认中断模式下，全局中断使能 GIE_GIEH 为 0，或向量中断模式下，高优先级中断使能 GIE_GIEH 和低优先级中断使能 PEIE_GIEL 均为 0，低功耗模式依然会被唤醒，只是唤醒后不会执行中断程序。

6.5.5 唤醒时间配置

IDLE1 模式	$(WKDC[7:0]+1) \times 4 Fosc$
IDLE0 模式	$(WKDC[7:4] + 1) \times 16 \times 4 Fosc$

表 6-14 唤醒时间计算表

注：当唤醒事件发生后，需要在主时钟运行 n 个周期后才执行 IDLE 下一条指令。n 可以通过 WKDC 进行设置；在 IDLE1 模式下，支持最小 1 个机器周期唤醒；在 IDLE0 模式下，需要先等待主时钟源稳定时间，再计算 n 个周期。

6.5.6 特殊功能寄存器

地址			09BH,29BH
复位值			1111 1111
WKDC	bit7-0	R/W	唤醒延时时钟设置位 当 WKDC<7:0> = FFH 时，延时最长 当 WKDC<7:0> = 00H 时，延时最短

6.6 芯片配置字

地址		8001H
OSCS <2:0>	bit2-0	主振荡器选择位，参考下表
WDTEN	bit3	硬件看门狗使能位 0: 不使能硬件看门狗 1: 使能硬件看门狗
PWRDEN	bit4	上电定时器使能位 0: 使能上电定时器 1: 不使能上电定时器
BOREN	bit5	低电压复位使能位 0: 禁止 1: 使能
PCES	bit6	PC 大电流驱动使能位 0: 大电流端口 1: 普通 I/O 端口
BORVS <1:0>	bit8-7	BOR 电压选择位 00: 4.2V 01: 3.8V 10: 3.5V 11: 2.1V
FREN	bit9	FLASH 擦/写/读操作使能位 0: 使能 1: 禁止
-	-	-
INTVEN1	bit11	中断模式选择位 0: 默认中断模式 1: 向量中断模式 (INVEN0 必须为 1)
PBES	bit12	PB 大电流驱动使能位 0: 大电流端口 1: 普通 I/O 端口
ECS<1:0>	bit14-13	封装形式选择位 01: 20pin 10: 28pin 11: 32pin


000	内部时钟 (INTOSCIO)	I/O	I/O
001	内部时钟 (INTOSC)	CLKO	I/O
010	外部灌时钟 (EXTCLK)	I/O	CLKI
011	外部 RC 振荡器 (RCIO)	I/O	OSC1
100	外部 RC 振荡器(RC 模式)	CLKO	OSC1
101	外部 LP 振荡器 (LP 模式)	OSC2	OSC1
110	外部 XT 振荡器 (XT 模式)	OSC2	OSC1
111	外部 HS 振荡器(HS 模式)	OSC2	OSC1

注：CLKO 为主系统时钟输出

第 7 章 芯片封装图


7.1 20-pin 封装图

DIP20




标号	公制 (mm)			英制 (inch)		
	MIN	NOM	MAX	MIN	NOM	MAX
A	-	-	4.57	-	-	0.180
A1	0.38	-	-	0.015	-	-
A2	-	3.30	3.56	-	0.130	0.140
b	0.36	0.46	0.56	0.014	0.018	0.022
b2	1.27	1.52	1.78	0.050	0.060	0.070
D	26.32	26.42	26.52	1.036	1.040	1.044
E1	6.40	6.50	6.65	0.252	0.256	0.262
e	-	2.54	-	-	0.100	-
eA	7.62	-	8.62	0.300	-	0.325
eB	8.38	-	9.65	0.330	-	0.380
L	3.18	-	-	0.125	-	-

SOP20



标号	公制 (mm)			英制 (inch)		
	MIN	NOM	MAX	MIN	NOM	MAX
A	2.30	2.50	2.70	0.090	0.098	0.107
A1	0.10	0.20	0.30	0.003	0.007	0.012
A2	2.10	2.30	2.50	0.082	0.090	0.099
D	12.60	12.80	13.00	0.496	0.504	0.513
E	10.10	10.30	10.50	0.397	0.405	0.414
E1	7.30	7.50	7.70	0.287	0.295	0.303
b	-	0.40	-	-	0.015	-
e	-	1.27	-	-	0.05	-
L	0.75	0.85	0.95	0.029	0.033	0.038
θ	0°	-	8°	0°	-	8°


SSOP20



标号	公制 (mm)			英制 (inch)		
	MIN	NOM	MAX	MIN	NOM	MAX
A	-	-	1.73	-	-	0.068
A1	0.05	-	0.23	0.002	-	0.009
A2	1.40	-	1.60	0.055	-	0.063
b	0.22	-	0.38	0.009	-	0.015
c	0.09	-	0.25	0.004	-	0.010
D	7.00	-	7.40	0.276	-	0.291
E	5.10	-	5.50	0.201	-	0.217
E1	7.60	-	8.00	0.299	-	0.315
e	-	0.65	-	-	0.026	0.040
θ	0°	-	8°	0°	-	8°


7.2 32-pin封装图

SDIP32



标号	公制 (mm)			英制 (inch)		
	MIN	NOM	MAX	MIN	NOM	MAX
A	4.20	4.40	4.60	0.165	0.173	0.182
A1	1.10	-	-	0.043	-	-
A2	3.20	3.30	3.40	0.126	0.130	0.134
b	0.44	-	0.53	0.017	-	0.021
b2	-	1.00	-	-	0.039	-
D	27.80	28.00	28.20	1.095	1.103	1.111
E1	8.70	8.90	9.10	0.342	0.351	0.359
e	-	1.778	-	-	0.070	-
eA	-	10.16	-	-	0.400	-
eB	10.16	-	11.84	0.400	-	0.467
L	3.00	-	-	0.118		


SOP32



标号	公制 (mm)			英制 (inch)		
	MIN	NOM	MAX	MIN	NOM	MAX
A	2.14	2.24	2.34	0.084	0.088	0.093
A1	0.10	0.17	0.25	0.004	0.006	0.010
A2	1.89	2.06	2.24	0.074	0.081	0.089
D	20.88	20.98	21.08	0.822	0.826	0.831
E	10.20	10.40	10.60	0.401	0.410	0.418
E1	7.42	7.52	7.62	0.292	0.296	0.301
b	0.3	0.4	0.5	0.011	0.015	0.020
e	-	1.27	-	-	0.050	-
L	0.55	0.75	0.95	0.021	0.030	0.038
θ	-	4°	-	-	4°	-


7.3 28-pin 封装图

SKDIP28




标号	公制 (mm)			英制 (inch)		
	MIN	NOM	MAX	MIN	NOM	MAX
A	3.50	3.70	3.90	0.137	0.146	0.154
A1	0.42	-	-	0.016	-	-
A2	3.10	3.30	3.50	0.122	0.130	0.138
b	0.44	-	0.53	0.017	-	0.021
b2	-	1.52	-	-	0.060	-
D	35.10	35.30	35.50	1.382	1.391	1.399
E1	7.10	7.30	7.50	0.279	0.287	0.300
e	-	2.54	-	-	0.100	-
eA	7.67	7.87	8.07	0.302	0.310	0.318
eB	7.67	-	9.00	0.302	-	0.355
L	2.40	-	-	0.126	-	-

SOP28



标号	公制 (mm)			英制 (inch)		
	MIN	NOM	MAX	MIN	NOM	MAX
A	2.30	2.50	2.70	0.090	0.098	0.107
A1	0.10	0.20	0.30	0.003	0.007	0.012
A2	2.10	2.30	2.50	0.082	0.090	0.099
D	17.89	18.09	18.29	0.704	0.712	0.721
E	10.10	10.30	10.50	0.397	0.405	0.414
E1	7.30	7.50	7.70	0.287	0.295	0.304
b	-	0.40	-	-	0.016	-
e	-	1.27	-	-	0.05	-
L	0.75	0.85	0.95	0.029	0.033	0.038
θ	0°	-	8°	0°	-	8°

SSOP28



标号	公制 (mm)			英制 (inch)		
	MIN	NOM	MAX	MIN	NOM	MAX
A	--	--	2.000	--	--	0.079
A1	0.050	--	--	0.002	--	--
A2	1.650	--	1.850	0.065	--	0.073
D	9.900	--	10.50	0.390	--	0.413
E	7.400	--	8.200	0.291	--	0.323
E1	5.000	--	5.600	0.197	--	0.220
b	0.220	--	0.380	0.009	--	0.015
e	-	0.650	-	-	0.026	-
L	0.550	--	0.950	0.022	--	0.037
θ	0°	--	8°	0°	--	8°

附录1 指令集

附录1.1 概述

本芯片提供了 66 条精简指令。

汇编指令为了方便程序设计者使用，指令名称大多是由指令功能的英文缩写所组成的。这些指令所组成的程序经过编译器的编译与连接后，会被转换为相对应的指令码。转换后的指令码可以分为操作码（OP Code）与操作数（Operand）两个部分。操作码部分对应到指令本身。

按照指令执行的机器周期数，可将指令分为双周期指令和单周期指令，其中 CALL/GOTO/RET/RETIA/RETIE 为双周期指令；当满足跳转条件时，JBC/JBS/JDEC/JINC/JCAIE/JCAIG/JCAIL/JCRAE/JCRAG/JCRAL 指令为双周期指令，否则为单周期指令；其它指令均为单周期指令。

对 R 寄存器操作的指令，其中 MOVAR、MOVRA 指令，R 为 10 位寄存器地址（对 7P195 芯片实际为 9 位），不受数据存储器分组影响；其它对 R 寄存器操作的指令，R 为 7 位寄存器地址，操作时需要选择数据存储体组。

附录1.2 程序控制指令

1	GOTO	I<10:0>	-	2	I<10:0>->PC<10:0>, PCRH<4:3>->PC<12:11>
2	CALL	I<10:0>	-	2	PC+1->TOS,I<10:0>->PC<10:0> PCRH<4:3>->PC<12:11>
3	JBC	R<7:0>,B<2:0>	-	1(2)	Skip if R = 0
4	JBS	R<7:0>,B<2:0>	-	1(2)	Skip if R = 1
5	JDEC	R<7:0>,F	-	1(2)	(R-1)->(目标), Skip if (目标) = 0
6	JINC	R<7:0>,F	-	1(2)	(R+1)->(目标), Skip if (目标) = 0
7	JCAIE	I<7:0>	-	1(2)	skip if (A) = I
8	JCAIG	I<7:0>	-	1(2)	skip if (A) > I
9	JCAIL	I<7:0>	-	1(2)	skip if (A) < I
10	JCRAE	R<7:0>	-	1(2)	skip if (A) = (R)
11	JCRAG	R<7:0>	-	1(2)	skip if (R) > (A)
12	JCRAL	R<7:0>	-	1(2)	skip if (R) < (A)
13	POP	-	-	1	自动从相应的镜像寄存器, 恢复 A, B, PSW, BCSR, PCRH 寄存器值
14	PUSH	-	-	1	自动将 A, B, PSW, BCSR, RCRH 寄存器值, 保存到相应的镜像寄存器
15	NOP	-	-	1	空操作
16	NOP2	-	-	1	空操作
17	RET		-	2	TOS->PC
18	RETIA	I<7:0>	-	2	I->(A), TOS->PC
19	RETIE		-	2	TOS->PC, 1->GIE_GIEH
20	CWDT	-	N_TO, N_PD	1	00H->WDT, 0->WDT Prescaler, 1->N_TO, 1->N_PD
21	IDLE	-	N_TO, N_PD	1	00H->WDT, 0->WDT Prescaler, 1->N_TO, 0->N_PD

附录1.3 算术/逻辑运算指令

22	ADD	R<7:0>,F	C, DC, Z	1	(R)+(A)->(目标)
23	ADDC	R<7:0>,F	C, DC, Z	1	(R)+(A)+C->(目标)
24	ADDCI	I<7:0>	C, DC, Z	1	I+(A)+C->(A)
25	ADDI	I<7:0>	C, DC, Z	1	I+(A)->(A)
26	AND	R<7:0>,F	Z	1	(A).AND.(R)->(目标)
27	ANDI	I<7:0>	Z	1	I.AND.(A)->(A)
28	BCC	R<7:0>,B<2:0>	-	1	0->R
29	BSS	R<7:0>,B<2:0>	-	1	1->R
30	BTT	R<7:0>,B<2:0>	-	1	(~R)->R
31	CLR	R<7:0>	Z	1	(R)=0
32	CLRA	-	Z	1	(A)=0
33	CLRB	-	Z	1	(B)=0
34	SETR	R<7:0>	-	1	FFH->(R)
35	COM	R<7:0>,F	Z	1	(~R)->(目标)
36	DAR	R<7:0>,F	C	1	对(R)十进制调整->(目标)
37	DAW	-	C	1	对(A)十进制调整->(A)
38	DEC	R<7:0>,F	C, DC, Z	1	(R-1)->(目标)
39	INC	R<7:0>,F	C, DC, Z	1	(R+1)->(目标)
40	IOR	R<7:0>,F	Z	1	(A).OR.(R)->(目标)
41	IORI	I<7:0>	Z	1	I.OR.(A)->(A)
42	RL	R<7:0>,F	C,Z	1	C<< R<7:0> <<C
43	RLNC	R<7:0>,F	Z	1	R<7:0> << R<7>
44	RR	R<7:0>,F	C,Z	1	C>> R<7:0> >>C
45	RRNC	R<7:0>,F	Z	1	R<0> >> R<7:0>
46	SUB	R<7:0>,F	C, DC, Z	1	(R)-(A)->(目标)
47	SUBC	R<7:0>,F	C, DC, Z	1	(R)-(A)- (~C)->(目标)
48	SUBCI	I<7:0>	C, DC, Z	1	I-(A)- (~C)->(A)
49	SUBI	I<7:0>	C, DC, Z	1	I-(A)->(A)
50	SSUB	R<7:0>,F	C, DC, Z	1	(A)-(R)->(目标)
51	SSUBC	R<7:0>,F	C, DC, Z	1	(A)-(R)- (~C)->(目标)
52	SSUBCI	I<7:0>	C, DC, Z	1	(A)-I- (~C)->(A)
53	SSUBI	I<7:0>	C, DC, Z	1	(A)-I->(A)
54	MUL	R<7:0>,F	-	1	(R).MUL.(A)-> {B, 目标}
55	MULI	I<7:0>	-	1	
56	SWAP	R<7:0>,F	-	1	R<3:0>->(目标)<7:4>, R<7:4>->(目标)<3:0>
57	XOR	R<7:0>, F	Z	1	(A).XOR.(R)->(目标)
58	XORI	I<7:0>	Z	1	I.XOR.(A)->(A)

附录1.4 寄存器操作指令

59	SECTION	I<7:0>	-	1	I<N:0>->BKSRI<N:0>
60	PAGE	I<3:0>	-	1	I<N:0>->PCRHI<3+N:3>
61	MOV	R<7:0>,F	Z	1	(R)->(目标)
62	MOVI	I<7:0>	-	1	I<7:0>->(A)
63	MOVA	R<7:0>	-	1	(A)->(R)
64	MOVAB	F	-	1	F=0,(B)->(A) F=1,(A)->(B)
65	MOVAR	R<9:0>	-	1	(A)->(R)
66	MOVRA	R<9:0>	-	1	(R)->(A)

注：指令集说明

1. i—立即数， F—标志位， A—寄存器 A， R—寄存器 R。
B—在位操作指令中，表示寄存器 R 的第 B 位；在指令 MUL, MULI, MOVAB 中，表示寄存器 B。
2. C—进位/借位， DC—半进位/半借位， Z—零标志位。
3. TOS—顶级堆栈。
4. 如果 F = 0，则目标寄存器为寄存器 A；如果 F = 1，则目标寄存器为寄存器 R。
5. SECTION 指令中，立即数 I 的位数，视实际芯片而定。对 HR7P195 芯片，数据存储空间分为 8 个存储体组，所以立即数 I 的位数是 3。
6. PAGE 指令中，立即数 I 的位数，视实际芯片而定。对 HR7P195F8 芯片，程序存储器为 4K Words，只使用 PCRH<3>进行 page 的选择，所以立即数 I 的位数是 1；对 HR7P195FG 芯片，程序存储器为 8K Words，只使用 PCRH<4:3>进行 page 的选择，所以立即数 I 的位数是 2。

附录2 特殊功能寄存器总表

000 _H /200 _H	IAD	间接寻址数据寄存器								0000 0000		
001 _H /201 _H	T8N	T8N 计数器								0000 0000		
002 _H /202 _H	PCRL	低 8 位程序计数器								0000 0000		
003 _H /203 _H	PSW	-	UF	OF	-	-	Z	DC	C	xxxx xxxx		
004 _H /204 _H	IAA	间接寻址地址寄存器								0000 0000		
005 _H /205 _H	PA	PA7	PA6	PA5	PA4	PA3	PA2	PA1	PA0	xxxx xxxx		
006 _H /206 _H	PB	PB7	PB6	PB5	PB4	PB3	PB2	PB1	PB0	xxxx xxxx		
007 _H /207 _H	PC	PC7	PC6	PC5	PC4	PC3	PC2	PC1	PC0	xxxx xxxx		
008 _H /208 _H	-	-								-		
009 _H /209 _H	PE	PE7	PE6	PE5	PE4	PE3	PE2	PE1	PE0	xxxx xxxx		
00A _H /20A _H	-	-								-		
00B _H /20B _H	PCRH	-	-	-	高 5 位程序计数器					xxx0 0000		
00C _H /20C _H	INTC0	GIE_GIEH	PEIE_GIEL	T8NIE	PIE0	KIE	T8NIF	PIF0	KIF	0000 0000		
00D _H /20D _H	BKSR	-	-	IRP<1:0>		-	RP<2:0>			x00 x000		
00E _H /20E _H	INTF0	EEIF	ADIF	RX1IF	TX1IF	-	TE1IF	T8P1IF	T16GIF	0000 0000		
00F _H /20F _H	T16GL	T16G 计数器低 8 位								xxxx xxxx		
010 _H /210 _H	T16GH	T16G 计数器高 8 位								xxxx xxxx		
011 _H /211 _H	T16GC	T16GGINV	T16GGE	T16GPRS<1:0>		T16GOSCEN	T16GSYN	T16GCS	T16GEN	0000 0000		
012 _H /212 _H	T8P1	T8P1 计数器								xxxx xxxx		
013 _H /213 _H	T8P1C	-	T8P1POS<3:0>				T8P1M	T8P1PRS<1:0>		0000 0000		
014 _H /214 _H	CALR	内部时钟校准寄存器								xxxx xxxx		
015 _H /215 _H	INTF1	T8P3IF	T8P2IF	RX2IF	TX2IF	PIF3	PIF2	PIF1	T8P4IF	x00x 000x		
016 _H /216 _H	TE1L	TE1 寄存器低 8 位								0000 0000		
017 _H /217 _H	TE1H	TE1 寄存器高 8 位								0000 0000		
018 _H /218 _H	TE1C	TE1TBS	-	TE1PWML<1:0>		TE1M<3:0>				0000 0000		
019 _H /219 _H	T8P1P	T8P1 周期寄存器								1111 1111		
01A _H /21A _H	N_PAPU	N_PAPU7	N_PAPU6	N_PAPU5	N_PAPU4	N_PAPU3	N_PAPU2	N_PAPU1	N_PAPU0	1111 1111		
01B _H /21B _H	N_PBPU	N_PBPU7	N_PBPU6	N_PBPU5	N_PBPU4	N_PBPU3	N_PBPU2	N_PBPU1	N_PBPU0	1111 1111		
01C _H /21C _H	N_PCPU	N_PCPU7	N_PCPU6	N_PCPU5	N_PCPU4	N_PCPU3	N_PCPU2	N_PCPU1	N_PCPU0	1111 1111		
01D _H /21D _H	ADCRL	低 8 位 ADC 转换值寄存器								xxxx xxxx		
01E _H /21E _H	ADCRH	高 8 位 ADC 转换值寄存器								xxxx xxxx		
01F _H /21F _H	ADCC0	ADCHS<3:0>				ADCS<1:0>		ADTRG	ADEN	0000 0000		

[续]

080 _H /280 _H	IAD	间接寻址数据寄存器							0000 0000		
081 _H /281 _H	BSET	-	PEG	T8NCS	T8NSE	PSA	PS				
082 _H /282 _H	PCRL	低 8 位程序计数器							0000 0000		
083 _H /283 _H	PSW	-	UF	OF	-	-	Z	DC	C		
084 _H /284 _H	IAA	间接寻址地址寄存器							0000 0000		
085 _H /285 _H	PAT	PAT7	PAT6	PAT5	PAT4	PAT3	PAT2	PAT1	PAT0		
086 _H /286 _H	PBT	PBT7	PBT6	PBT5	PBT4	PBT3	PBT2	PBT1	PBT0		
087 _H /287 _H	PCT	PCT7	PCT6	PCT5	PCT4	PCT3	PCT2	PCT1	PCT0		
088 _H /288 _H	-	-							-		
089 _H /289 _H	PET	PET7	PET6	PET5	PET4	PET3	PET2	PET1	PET0		
08A _H /28A _H	-	-							-		
08B _H /28B _H	PCRH	-	-	-	高 5 位程序计数器						
08C _H /28C _H	INTC0	GIE_GIEH	PEIE_GIEL	T8NIE	PIE0	KIE	T8NIF	PIF0	KIF		
08D _H /28D _H	BKSR	-	-	IRP<1:0>		-	RP<2:0>				
08E _H /28E _H	INTE0	EEIE	ADIE	RX1IE	TX1IE	-	TE1IE	T8P1IE	T16GIE		
08F _H /28F _H	PWRC	LPMS	-	-	-	N_TO	N_PD	N_POR	N_BOR		
090 _H /290 _H	INTC1	-	-	-	INTVEN0	SOFTIF	-	INTV<1:0>			
091 _H /291 _H	INTP	中断优先级寄存器							0000 0000		
092 _H /292 _H	T8P2	T8P2 计数器							xxxx xxxx		
093 _H /293 _H	T8P2C	-	T8P2POS<3:0>				T8P2M	T8P2PRS<1:0>			
094 _H /294 _H	OSCC	-	IRCPRS<2:0>			-	-	-	-		
095 _H /295 _H	INTE1	T8P3IE	T8P2IE	RX2IE	TX2IE	PIE3	PIE2	PIE1	T8P4IE		
096 _H /296 _H	TE2L	TE2 寄存器低 8 位							0000 0000		
097 _H /297 _H	TE2H	TE2 寄存器高 8 位							0000 0000		
098 _H /298 _H	TE2C	TE2TBS	-	TE2PWML<1:0>		TE2E	-	-	-		
099 _H /299 _H	T8P2P	T8P2 周期寄存器							1111 1111		
09A _H /29A _H	-	-							-		
09B _H /29B _H	WKDC	唤醒延时控制寄存器							1111 1111		
09C _H /29C _H	N_PEPU	N_PEPU7	N_PEPU6	N_PEPU5	N_PEPU4	N_PEPU3	N_PEPU2	N_PEPU1	N_PEPU0		
09D _H /29D _H	-	-							-		
09E _H /29E _H	ANSEL	ADC 端口控制寄存器							0000 0000		
09F _H /29F _H	ADCC1	ADFM	ADVREF	-	-	ANSEL<3:0>			0000 0000		

[续]

100 _H /300 _H	IAD	间接寻址数据寄存器							0000 0000		
101 _H /301 _H	T8N	T8N 计数器							0000 0000		
102 _H /302 _H	PCRL	低 8 位程序计数器							0000 0000		
103 _H /303 _H	PSW	-	UF	OF	-	-	Z	DC	C		
104 _H /304 _H	IAA	间接寻址地址寄存器							0000 0000		
105 _H /305 _H	PA	PA7	PA6	PA5	PA4	PA3	PA2	PA1	PA0		
106 _H /306 _H	PB	PB7	PB6	PB5	PB4	PB3	PB2	PB1	PB0		
107 _H /307 _H	PC	PC7	PC6	PC5	PC4	PC3	PC2	PC1	PC0		
108 _H /308 _H	-	-							-		
109 _H /309 _H	PE	PE7	PE6	PE5	PE4	PE3	PE2	PE1	PE0		
10A _H /30A _H	-	-							-		
10B _H /30B _H	PCRH	-	-	-	高 5 位程序计数器						
10C _H /30C _H	INTC0	GIE_GIEH	PEIE_GIEL	T8NIE	PIE0	KIE	T8NIF	PIF0	KIF		
10D _H /30D _H	BKSR	-	-	IRP<1:0>		-	RP<2:0>				
10E _H /30E _H	INTF0	EEIF	ADIF	RX1IF	TX1IF	-	TE1IF	T8P1IF	T16GIF		
10F _H /30F _H	ROMCH	程序存储器操作控制寄存器高 8 位							0000 0000		
110 _H /310 _H	FRAL	程序存储器地址寄存器低 8 位							0000 0000		
111 _H /311 _H	FRAH	程序存储器地址寄存器高 5 位							0000 0000		
112 _H /312 _H	T8P3	T8P3 计数器							xxxx xxxx		
113 _H /313 _H	T8P3C	-	T8P3POS<3:0>			T8P3M	T8P3PRS<1:0>				
114 _H /314 _H	ROMDL	程序存储器数据缓冲寄存器低 8 位							1111 1111		
115 _H /315 _H	ROMDH	-	程序存储器数据缓冲寄存器高 7 位								
116 _H /316 _H	TE3L	TE3 寄存器低 8 位							0000 0000		
117 _H /317 _H	TE3H	TE3 寄存器高 8 位							0000 0000		
118 _H /318 _H	TE3C	TE3TBS	-	TE3PWML<1:0>		TE3E	-	-	-		
119 _H /319 _H	T8P3P	T8P3 周期寄存器							1111 1111		
11A _H /31A _H	RX1B	UART1 接收数据寄存器							0000 0000		
11B _H /31B _H	RX1C	RX1EN	RX1LEN	-	-	-	OERR1	FERR1	RX1R8		
11C _H /31C _H	TX1B	UART1 发送数据寄存器							0000 0000		
11D _H /31D _H	TX1C	TX1EN	TX1LEN	BRGH1	-	-	-	TRMT1	TX1R8		
11E _H /31E _H	BR1R	UART1 波特率寄存器							0000 0000		
11F _H /31F _H	ROMCL	MEN	-	-	-	MEWS	MWEN	MTRG	MRTRG		

[续]

180 _H /380 _H	IAD	间接寻址数据寄存器							0000 0000		
181 _H /381 _H	BSET	-	PEG	T8NCS	T8NSE	PSA	PS		x111 1111		
182 _H /382 _H	PCRL	低 8 位程序计数器							0000 0000		
183 _H /383 _H	PSW	-	UF	OF	-	-	Z	DC	C		
184 _H /384 _H	IAA	间接寻址地址寄存器							0000 0000		
185 _H /385 _H	PAT	PAT7	PAT6	PAT5	PAT4	PAT3	PAT2	PAT1	PAT0		
186 _H /386 _H	PBT	PBT7	PBT6	PBT5	PBT4	PBT3	PBT2	PBT1	PBT0		
187 _H /387 _H	PCT	PCT7	PCT6	PCT5	PCT4	PCT3	PCT2	PCT1	PCT0		
188 _H /388 _H	-	-							-		
189 _H /389 _H	PET	PET7	PET6	PET5	PET4	PET3	PET2	PET1	PET0		
18A _H /38A _H	-	-							-		
18B _H /38B _H	PCRH	-	-	-	高 5 位程序计数器				xxx0 0000		
18C _H /38C _H	INTC0	GIE_GIEH	PEIE_GIEL	T8NIE	PIE0	KIE	T8NIF	PIF0	KIF		
18D _H /38D _H	BKSR	-	-	IRP<1:0>		-	RP<2:0>		xx00 x000		
18E _H /38E _H	INTE0	EEIE	ADIE	RX1IE	TX1IE	-	TE1IE	T8P1IE	T16GIE		
18F _H /38F _H	PWRC	LPMS	-	-	-	N_TO	N_PD	N_POR	N_BOR		
190 _H /390 _H	DIVEL/DIVQL	被除数/商寄存器低 8 位							xxxx xxxx		
191 _H /391 _H	DIVEH/DIVQH	被除数/商寄存器高 8 位							xxxx xxxx		
192 _H /392 _H	DIVS/DIVR	除数/余数寄存器							xxxx xxxx		
193 _H /393 _H	-	-							-		
194 _H /394 _H	-	-							-		
195 _H /395 _H	T8P4	T8P4 计数器							xxxx xxxx		
196 _H /396 _H	TE4L	TE4 寄存器低 8 位							0000 0000		
197 _H /397 _H	TE4H	TE4 寄存器高 8 位							0000 0000		
198 _H /398 _H	TE4C	TE4TBS	-	TE4PWML<1:0>		TE4E	-	-	-		
199 _H /399 _H	T8P4P	T8P4 周期寄存器							1111 1111		
19A _H /39A _H	RX2B	UART2 接收数据寄存器							0000 0000		
19B _H /39B _H	RX2C	RX2EN	RX2LEN	-	-	-	OERR2	FERR2	RX2R8		
19C _H /39C _H	TX2B	UART2 发送数据寄存器							0000 0000		
19D _H /39D _H	TX2C	TX2EN	TX2LEN	BRGH2	-	-	-	TRMT2	TX2R8		
19E _H /39E _H	BR2R	UART2 波特率寄存器							0000 0000		
19F _H /39F _H	T8P4C	-	T8P4POS<3:0>				T8P4M	T8P4PRS<1:0>			

附录3 电气特性

附录3.1 参数特性表

◆ 最大标称值

参数	符号	条件	标称值	单位
电源电压	VDD	—	-0.3 ~ 7.5	V
输入电压	V _{IN}	—	-0.3 ~ VDD + 0.3	V
输出电压	V _{OUT}	—	-0.3 ~ VDD + 0.3	V
存储温度	T _{STG}	—	-55 ~ 125	℃
操作温度	T _{OPR}	VDD: 3.0 ~ 5.5V	-40 ~ 85	℃

◆ 芯片功耗特性参数表

芯片供电电压	VDD	3.0	-	5.5	V	-40 ~ 85℃
芯片静态电流	I _{DD}	-	230	-	uA	25℃, VDD = 5V, 所有的 I/O 输入低电平, N_MRST = 0, OSC1 = 0, OSC2 悬空。
休眠模式 IDLE0 芯片电流	I _{PDO}	-	160	-	uA	25℃, VDD = 5V, BOR 不使能, WDT 不使能。
		-	165	-	uA	25℃, VDD = 5V, BOR 不使能, WDT 使能, 时钟源 256 分频。
		-	167	-	uA	25℃, VDD = 5V, BOR 使能, WDT 不使能。
休眠模式 IDLE1 芯片电流	I _{PD1}	-	1.1	-	mA	25℃, VDD = 5V, 8MHz 时钟输入, BOR 不使能, WDT 不使能。
正常运行模式 芯片电流	I _{OP}	-	5	-	mA	25℃, VDD = 5V, 正常运行模式, 8MHz 时钟输入, I/O 端口输出固定电平, 无负载。
VDD 管脚的最大输入电流	I _{MDD}	-	80	-	mA	25℃, VDD = 5V
VSS 管脚的最大输出电流	I _{MSS}	-	120	-	mA	25℃, VDD = 5V
非大电流驱动 I/O 端口灌电流	I _{OL}	-	17	-	mA	25℃, VDD = 5V, V _{OL} = 0.6V
非大电流驱动 I/O 端口拉电流	I _{OH}	-	10	-	mA	25℃, VDD = 5V, V _{OH} = 4.6V
大电流驱动 I/O 端口灌电流	I _{OL}	-	30	-	mA	25℃, VDD = 5V, V _{OL} = 0.6V
大电流驱动 I/O 端口拉电流	I _{OH}	-	10	-	mA	25℃, VDD = 5V, V _{OH} = 4.6V

◆ 芯片输入端口特性表

芯片工作温度范围: -40°C ~ 85°C						
参数	符号	最小值	典型值	最大值	单位	测试条件
I/O 端口 输入高电平(有施密特输入特性)	V_{IH}	0.8VDD	—	VDD	V	3.0V ≤ VDD ≤ 5.5V
主复位信号 N_MRST 输入高电平(有施密特输入特性)		0.8VDD	—	VDD	V	
I/O 端口 输入低电平	V_{IL}	VSS	—	0.18VDD	V	3.0V ≤ VDD ≤ 5.5V (端口处于高阻状态)
主复位信号 N_MRST 输入低电平		VSS	—	0.2VDD	V	
I/O 端口 输入漏电流	I_{IL}	—	—	±1	μA	3.0V ≤ VDD ≤ 5.5V VSS ≤ V _{PIN} ≤ VDD
主复位信号 N_MRST 输入漏电流		—	—	5	μA	
I/O 端口输入 弱上拉电流	I_{WPU}	18	50	90	μA	3.0V ≤ VDD ≤ 5.5V $V_{PIN} = VSS$

◆ 芯片输出端口特性表

芯片工作温度范围: -40°C ~ 85°C						
参数	符号	最小值	典型值	最大值	单位	测试条件
I/O 端口 输出高电平	V_{OH}	VDD-0.7	—	—	V	3.0V ≤ VDD ≤ 5.5V $I_{OH} = 4.0mA$
I/O 端口 输出低电平	V_{OL}	—	—	0.6	V	3.0V ≤ VDD ≤ 5.5V $I_{OL} = 8.5mA$

◆ 系统时钟特性表

参数	符号	最小值	典型值	最大值	单位	测试条件
系统时钟频率	Fosc	—	—	16	MHz	3.0V≤VDD≤5.5V
系统时钟周期	Tosc	62.5	—	—	ns	3.0V≤VDD≤5.5V
机器周期	T _{INST}	250	—	—	ns	3.0V≤VDD≤5.5V
外部时钟高电平和低电平时间	T _{OSL} , T _{OSS}	15	—	—	ns	—
外部时钟上升和下降时间	T _{OSR} , T _{OSF}	—	—	15	ns	—
WDT 溢出时间	T _{WDT}	13 (40K)	16 (33K)	19 (27K)	ms	时钟源不分频, VDD=5V

◆ ADC 交流特性表

参数名	数值	单位
信号输入范围	0 ~ VDD	V
非微分线性误差	±1	LSB
微分线性误差	±1	LSB
采样转换时间	15* Tad	-
偏移误差	±1	LSB
推荐输入电阻	<10	KΩ
输入电容	40	pF

◆ AD 转换时间对照表

A/D 时钟源选择	工作频率			
	16M	8M	4M	1M
Fosc/2	不推荐使用 1*	不推荐使用 1*	不推荐使用 1*	Tad = 2us
Fosc/8	不推荐使用 1*	不推荐使用 1*	Tad = 2us	Tad = 8us
Fosc/32	Tad = 2us	Tad = 4us	Tad = 8us	不推荐使用 2*
Frc	Tad = 2~6us	Tad = 2~6us	Tad = 2~6us	Tad = 2~6us

注 1*: Tad 值不满足设计要求不推荐使用

注 2*: 转换时间太慢, 推荐选择其它分频设置


◆ 内部 16MHz 时钟校准特性表

校准条件	工作条件	最小值	典型值	最大值	单位
25°C, 将频率校准至 16MHz	25°C, VDD = 3.0V ~5V	15.92	16	16.08	MHz
	-40°C ~ 85°C, VDD = 3.0V ~ 5.5V	14.5	16	16.7	MHz


附录3.2 参数特性图

本节中所列图示未经过量产测试，仅作为设计参考之用。其中部分图示中所列的数据已超出指定的操作范围，此类信息也仅供参考，芯片只保证在指定的范围内正常工作。



◆ 芯片静态电流随芯片电压变化特性图（室温 25°C）




◆ 外部复位信号输入特性图（室温 25°C）



◆ I/O 端口信号输入特性图 (室温 25°C)




◆ WDT 溢出时间随电压温度变化曲线图




◆ I/O 端口（非大电流驱动）信号输出特性图


A: V_{OH} vs. I_{OH} @VDD = 3.0V (非大电流驱动)




B: V_{OH} vs. I_{OH} @VDD = 5.0V (非大电流驱动)




C: V_{OH} vs. I_{OH} @VDD = 5.5V (非大电流驱动)




D: V_{OL} vs. I_{OL} @ $VDD = 3.0V$ (非大电流驱动)



E: V_{OL} vs. I_{OL} @ $VDD = 5.0V$ (非大电流驱动)




F: V_{OL} vs. I_{OL} @ $VDD = 5.5V$ (非大电流驱动)




◆ I/O 端口（大电流驱动）信号输出特性图


G: V_{OH} vs. I_{OH} @VDD = 3.0V (大电流驱动)




H: V_{OH} vs. I_{OH} @VDD = 5.0V (大电流驱动)




I: V_{OH} vs. I_{OH} @VDD = 5.5V (大电流驱动)



J: V_{OL} vs. I_{OL} @VDD = 3.0V (大电流驱动)



K: V_{OL} vs. I_{OL} @VDD = 5.0V (大电流驱动)



L: V_{OL} vs. I_{OL} @VDD = 5.5V (大电流驱动)

